[问答]

用FPGA 和fx3的gpif ii传输数据，把pclk改成低于100MHZ的其他频率时，传输数据报错的原因?

问答对人有帮助，内容完整，我也想知道答案 0 我用FPGA 和fx3的gpif ii传输数据，当外部时钟pclk是100MHZ时可以正常传输，当把pclk改成低于100MHZ的其他频率时，传输数据报错误：BULK IN transfer failed with Error Code:997 0 本主题由 Harmony技术专家于 2024-3-5 15:49 审核通过
2024-3-5 06:37:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 谢新貌该类别下有 43 个回答。邀请回答新星之火12138 该类别下有 39 个回答。邀请回答 911119qianhao 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 32 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答独孤辉二该类别下有 27 个回答。邀请回答 wuli北该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 hy381 该类别下有 24 个回答。邀请回答周鹏生该类别下有 24 个回答。邀请回答修罗君该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 butterflydw 该类别下有 24 个回答。邀请回答牛牛爱吃草该类别下有 24 个回答。邀请回答 horayte 该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 32949523596693 该类别下有 23 个回答。邀请回答蔡甸一角该类别下有 23 个回答。邀请回答 hisysteeoke 该类别下有 23 个回答。邀请回答名士流该类别下有 23 个回答。邀请回答大洼球王该类别下有 23 个回答。邀请回答 testd27 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答 ggfx 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答举报 fdjslkjd 相关推荐 • FX3接口在100MHz的ADC接口 3075 • 如何在GPIF中使用输入PCLK？如何配置代码？ 923 • 请问GPIF最大速度是多少？ 1750 • FX3 GPIFtoUSB示例丢失GPIF数据 1806 • FPGA如何以50MHz的时钟读取CYUSB3014的数据？ 680 • 有关短数据包的slave fifo传输的问题 2401 • 如何将数据发送到FX3 2466 • 怎么通过GPIF II在Slave SelectMap中配置FPGA 2912 • 同步slaveifo应用程序传输速度怎么提高？ 947 • GPIF无法在100MHz时钟下工作 718 1个回答

答案对人有帮助，有参考价值 0 造成传输数据报错的原因可能有几种可能性： 1. 时钟频率不匹配：FPGA的时钟频率和FX3的GPIF II使用的PCLK频率必须匹配。如果PCLK频率设置为低于100MHz的其他频率，但FPGA未相应地调整时钟频率，则可能导致数据传输错误。 2. FPGA的时序问题：较低的时钟频率可能会导致FPGA的时序问题。在PCLK频率降低时，FPGA需要相应地调整其时序以匹配新的时钟频率。解决方法可能包括： 1. 确保FPGA的时钟频率与FX3的PCLK频率相匹配。如果您希望将PCLK频率设置为低于100MHz的其他频率，请相应地调整FPGA的时钟频率。 2. 检查FPGA的时序设置是否正确。较低的时钟频率可能需要调整FPGA的时序设置，以确保数据传输的正确性。另外，错误代码997表示传输过程中发生了超时错误。这可能是由于时钟频率不匹配或时序问题导致的。您可以进一步分析错误代码以获取更具体的信息，并采取适当的措施解决问题。

2024-3-5 16:59:47 评论举报李艳