将TC397的QSPI模块的CPOL设置为1，为什么示波器显示时钟引脚输出信号的空闲状态并不是高电平？

请使用例程看看能否复现问题，例程默认是ilde状态下，clock引脚为低电平，你需要修改。

void SpiIf_initChannelConfig(SpiIf_ChConfig *config, SpiIf *driver){    config->driver               = driver;    config->baudrate             = 0;    config->mode.enabled         = 1;    config->mode.autoCS          = 1;    config->mode.loopback        = 0;    config->mode.clockPolarity   = SpiIf_ClockPolarity_idleLow;    config->mode.shiftClock      = SpiIf_ShiftClock_shiftTransmitDataOnLeadingEdge;    config->mode.dataHeading     = SpiIf_DataHeading_msbFirst;    config->mode.dataWidth       = 8;    config->mode.csActiveLevel   = Ifx_ActiveState_low;    config->mode.csLeadDelay     = SpiIf_SlsoTiming_0;    config->mode.csTrailDelay    = SpiIf_SlsoTiming_0;    config->mode.csInactiveDelay = SpiIf_SlsoTiming_0;    config->mode.parityCheck     = 0;    config->mode.parityMode      = Ifx_ParityMode_even;    config->errorChecks.baudrate = 0;    config->errorChecks.phase    = 0;    config->errorChecks.receive  = 0;    config->errorChecks.transmit = 0;}

根据您提供的信息，可以得出以下几个可能的原因导致示波器显示的时钟引脚输出信号的空闲状态不是高电平：

1. 示波器的设置错误：请确保示波器的触发模式、采样率等参数正确设置，并且通道连接正确。

2. 外部电路的问题：可能在连接示波器时发生了错误，或者连接到QSPI模块的引脚存在问题，导致示波器无法正确显示时钟信号。

3. 输入/输出电平问题：请检查QSPI模块的信号电平（VDD、VIO）是否正确设置，以及外部电路是否对电平进行了适当的转换和驱动。QSPI模块的CPOL寄存器设置为1表示在非活动状态时时钟信号应为高电平，如果示波器显示的是低电平，可能是因为信号电平不正确。

4. QSPI模块的硬件问题：可能存在硬件问题导致QSPI模块无法正确输出时钟信号的高电平。

综上所述，建议您逐一排查上述可能的问题，并确保示波器和QSPI模块之间的连接正确，外部电路的电平设置正确。如果问题仍然存在，可能需要进一步检查QSPI模块的硬件和引脚连接。