[问答]

#2024，立Flag了嘛? #spinal HDL的基本模块结构

1687

问答对人有帮助，内容完整，我也想知道答案 0 对应的spinal HDL的代码块： import spinal.core._ //导入spinal HDL的包文件 class Demo01 extends Component{ //Component可以视为Verilog中module val a = Bool() val b = Bool() } object Demo01{ def main(args:Array[String]):Unit = { SpinalVerilog(new Demo01) // 生成对应的Verilog HDL文件 } } 生成对应的Verilog HDL // Generator : SpinalHDL v1.10.0 git head : 270018552577f3bb8e5339ee2583c9c22d324215 // Component : Demo01 `timescale 1ns/1ps module Demo01 ( ); wire a; wire b; endmodule 对应的看起来还可以，不知道大家有什么想法，可以讨论一下 0
2024-1-21 11:15:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Mill 该类别下有 31 个回答，其中被选为最佳答案 7 次。邀请回答商周该类别下有 18 个回答。邀请回答 jf_99074111 该类别下有 8 个回答。邀请回答 jf_30540068 该类别下有 7 个回答。邀请回答大懒猫54 该类别下有 7 个回答。邀请回答华仔stm32 该类别下有 6 个回答。邀请回答 jf_34040148 该类别下有 6 个回答。邀请回答 yinwuqing 该类别下有 6 个回答，其中被选为最佳答案 1 次。邀请回答 jf_52388138 该类别下有 5 个回答。邀请回答 jf_40730592 该类别下有 4 个回答。邀请回答流水源君该类别下有 4 个回答。邀请回答王栋春该类别下有 4 个回答。邀请回答 happyssy 该类别下有 3 个回答。邀请回答 zealsoft 该类别下有 3 个回答。邀请回答 jf_61020569 该类别下有 2 个回答。邀请回答 Cool 该类别下有 2 个回答。邀请回答 jf_60754737 该类别下有 2 个回答。邀请回答 hehung 该类别下有 1 个回答，其中被选为最佳答案 1 次。邀请回答 jf_19507388 该类别下有 1 个回答。邀请回答 jf_62863846 该类别下有 1 个回答。邀请回答举报商周相关推荐 • #2024，立Flag了嘛? #学习spinal HDL还需要学习对应的Scala语言 1329 • #2024，立Flag了嘛? # 开年之疑问重重 1520 • 如何用Verilog HDL语言描述D型主从触发器模块 1849 • 基于verilog HDL的高速对数运算模块设计 4926 • 有什么好用的verilog HDL编辑工具可用？ 1775 • uart的顶层模块编译出现一个问题，求解答 5356 • MSOX2024A频率测量不稳定 2453 • 层次结构设计是否意味着将一个大模块分成几个子模块？ 1308 • Verilog HDL语言有什么优越性 2249 • Verilog HDL的历史及设计流程是什么 1331 1个回答

答案对人有帮助，有参考价值 0 Demo01(input clock, input reset, output a, output b); // 定义模块和输入输出信号 reg a, b; // 定义寄存器变量 always @(posedge clock or posedge reset) // 时钟上升沿或复位信号出现时执行 begin if (reset) // 如果复位信号为1 begin a <= 0; // 将a赋值为0 b <= 0; // 将b赋值为0 end else // 否则 begin a <= a; // 将a保持不变 b <= b; // 将b保持不变 end end endmodule // 模块结束

2024-1-22 09:28:35 评论举报 jjll652