[问答]

如何使ADP2164的PGOOD管脚输出高电平？

问答对人有帮助，内容完整，我也想知道答案 0 我的目的是使得ADP2164的PGOOD管脚输出高电平。 EN管脚使用示波器测得其为斜坡信号（上下峰均为4.1646V和4.076V） VIN/TRK/SYNC/PVIN是4.9mV，RT/GND/PGND是0V，EN是三角波，周期1.8ms，高低电压分别为4.2V和4.1V，SW是高低电平分别为5V和0V、周期1.6us矩形波。FB是602mV，PGOOD为135mV。读数据手册查找问题的过程中，有两个问题： (1) FB明明在600mV+-10%的范围内了，PGOOD应该输出高电平 (2) PGOOD高电平电压是多少呢？ 0 本主题由 Harmony技术专家于 2024-1-8 14:09 审核通过
2024-1-8 08:16:25　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 红绿白该类别下有 67 个回答。邀请回答曾庆发该类别下有 66 个回答。邀请回答 jf_50240986 该类别下有 31 个回答。邀请回答 ben111 该类别下有 30 个回答，其中被选为最佳答案 2 次。邀请回答思考明天该类别下有 26 个回答。邀请回答王栋春该类别下有 19 个回答，其中被选为最佳答案 87 次。邀请回答 shaorc 该类别下有 18 个回答。邀请回答等待三天该类别下有 16 个回答。邀请回答硬件工程师1 该类别下有 15 个回答。邀请回答电子小杨123 该类别下有 12 个回答。邀请回答我很爱你该类别下有 12 个回答。邀请回答零玖电脑该类别下有 11 个回答。邀请回答 w592171813 该类别下有 11 个回答，其中被选为最佳答案 1 次。邀请回答杨肖该类别下有 10 个回答。邀请回答 nuannuan2311a 该类别下有 10 个回答。邀请回答 k3522850 该类别下有 9 个回答。邀请回答大洼球王该类别下有 9 个回答。邀请回答 CDCNKA 该类别下有 9 个回答。邀请回答纸短情长wer 该类别下有 9 个回答。邀请回答 xuguiyuanfu 该类别下有 9 个回答。邀请回答举报张明相关推荐 • 请问怎样使ADP2164的PGOOD输出高电平 4346 • Avnet载板电路图中的3V3标记的点使用示波器测出的结果都是1.3V左右 2022 • 请问ADA4930 PD管脚信号是高电平使芯片工作还是低电平使芯片工作？ 305 • 想用ADP5040输出1.8V，没有输出电压是怎么回事？ 3285 • LTC3105芯片的SHDN引脚和PGOOD引脚应该怎么接？ 343 • FPGA上电瞬间IO管脚输出的高电平怎么消除呢？ 5072 • 请教大家，如何使GPIO数字输出默认为高电平 4686 • AD7656低电平输出质量差是哪里出了问题 2716 • AD7656输出的低电平波形很差，毛刺很多是什么原因造成的？ 471 • I.MX６UL－C的GPIO1_IO01和GPIO1_IO02管脚无法正常输出高电平是什么原因导致的呢 265