完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用AD9783这个芯片时,最初将reset管脚拉高,不使用SPI功能时,数据可以输出,但是有多余频谱分量,怀疑是数据与采样时钟不同步所导致,尝试使用SMP功能对其进行调整,将reset管脚拉低,但此时按照芯片手册对SET和HLD进行设置构建array时,无论如何更改SET及HLD的值,SEEK值一直为1。此时将数据直接输出,观察不到信号输出。
问题: 1. 将reset管脚拉低后,除了使用0X00输出一个高脉冲对芯片进行软reset之外,其他的寄存器均为默认值,此时却观察不到输出。信号输出时,reset管脚不能为低还是对SPI的控制需要有什么顺序?(此时CSB及SCLK均为1,DOUT为0) 2. 对array的构建,除了芯片手册上的要求以外,还需要注意什么才能正确的对SEEK进行观察么? PS: 数据输出时钟频率为240MHz,SPI控制时钟频率为24MHz |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
为什么在频率为10^3 Hz处,产生的相移就可以确定约为-90度
1126 浏览 1 评论
【高手问答】电路的功能是为了0.6v到40v之间调压,运放发热严重
3319 浏览 8 评论
USB3.0 工业相机的传输速率是否受到电脑主板某些硬件的限制?
1198 浏览 0 评论
2393 浏览 1 评论
1324 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:57 , Processed in 0.712078 second(s), Total 75, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号