[问答]

AD7658转换正常但是没有输出是为什么？

问答对人有帮助，内容完整，我也想知道答案 0 最近在用FPGA配一块AD7658芯片，并行输出到FPGA。发现输出不读，然后我就用chipscope抓了下信号线，如下：可是，无论我输入是多少，抓出来的数据都是 0111 1111 1111（第一路数据，也就是ad_rd的第一个低电平对应的数据，这个芯片支持六路）。现在是我把ad_convsta拉高以后，ad_busy跟着拉高，按手册上的说法应该是ad已经进入了转换模式了，ad_busy也正常拉低，可是读出来就是不对，时钟是500KHz。困扰我两天了。这是手册上的时序图：这是我的原理图：这是我的代码：模块 ad7658( 输入钢丝, 输入电线 rst_b, input wire sel, //6路和4路选项 1--6路 0--4路输入电线 ad_busy, 输入线[11:0] ad_data, 输出 reg ad_convsta, 输出 reg ad_convstb, 输出 reg ad_convstc, output wire ad_cs, //低电平有效 output reg ad_rd, //低电平有效 output reg ad_reset, //高电平有效 //6路数据输出 reg [11:0] 数据1, 数据1; 输出 reg[11:0] 数据2; 输出 reg[ 11: 0] 数据 3 。输出 reg[11:0] 数据4, 输出 reg[11:0] 数据 5 。输出 reg [11:0] 数据6 ) ; reg[3:0] 状态; //分频 reg[7:0] div_cont; g ad_clk; 总是 @( 隐蔽的 sysclk 或隐蔽的 rst_ b) 开始如果(!rst_b) 开始 div_cnt <= 7'h0; ad_clk <= 0; 结束其它 if(div_cnt == 7'd49) 开始 div_cnt <= 7'h0; ad_clk <= ~ad_clk; 结束其它开始 div_cnt <= div_cnt + 1; ad_clk <= ad_clk; 结束 end //ad7658配置指定ad_cs = 0; 总是 @( ad_ clk 或 negadge rst_ b) 开始如果(!rst_b) 开始 ad_reset <= 1; data1 <= 12'h000; data2 <= 12'h000; data3 <= 12'h000; data4 <= 12'h000; data5 <= 12'h000; data6 <= 12'h000; state <= 4'd0; 结束其它案件(国家) 4'd0: 开始 ad_reset <= 0; ad_convsta <= 0; ad_convstb <= 0; ad_convstc <= 0; ad_rd <= 1; state <= 4'd1; 结束 4'd1: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd2; 结束 4'd2://开始采样开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; 如果(ad_busy = 0) state <= 4'd3; 其它 state <= 4'd2; 结束 4'd3: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0;//50MHz晶振20分频，T=400ns > t9=6ns data1 <= ad_data; //第一路 state <= 4'd4; 结束 4'd4: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd5; 结束 4'd5: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0; data2 <= ad_data; //第二路 state <= 4'd6; 结束 4'd6: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd7; 结束 4'd7: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0; data3 <= ad_data; //第三路 state <= 4'd8; 结束 4'd8: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd9; 结束 4'd9: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0; data4 <= ad_data; //第四路 if(sel == 1) //共6路 state <= 4'd10; 其它 //共4路 state <= 4'd14; 结束 4'd10: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd11; 结束 4'd11: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0; data5 <= ad_data; //第五路 state <= 4'd12; 结束 4'd12: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd13; 结束 4'd13: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 0; data6 <= ad_data; //第六路 state <= 4'd14; 结束 4'd14: 开始 ad_convsta <= 1; ad_convstb <= 1; ad_convstc <= 1; ad_rd <= 1; state <= 4'd0; 结束默认 : 开始 ad_convsta <= 0; ad_convstb <= 0; ad_convstc <= 0; ad_rd <= 1; 0 本主题由 Harmony技术专家于 2023-12-18 15:39 审核通过
2023-12-18 06:44:16　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报硕达科讯相关推荐 • 有没有一款电源芯片能够将单极性的正电源输入转换为对称的双极性的电源输出 3396 • RS232转485转换器不能通讯 4444 • 232转485转换器的软件问题 1254 • 请问ADP7102的EN/UVLO直接接VIN可靠吗？ 3832 • 为什么要向32位转换？ 1412 • AD7658已经烧损了十几片了，请帮忙解决 1945 • 关于PCF8591转换芯片的问题 4347 • RS232和RS485转换问题 8718 • adc0832转换的结果是1到255，怎么才能0到255？ 271 • AD7658-1运行一段时间后无响应，busy信号一直为0的原因？ 400