完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用的是AD9629_65,电路图如下,CSB,SCLK,PDWN,通过FPGA配置为1,1,0,选择内部偏置。
现在不接输入和时钟,(之前接上时钟和输入,问题也一样。)VCM也悬空。用电压表测量VREF引脚电压是0.78V,理论值应该是精确的1.0V偏置,而VCM引脚电压是1.22V,输入引脚电压也有0.4V。RBIAS引脚电压0.57V的样子。 这是用电压表测的数据,但是用示波器看,VREF和VCM引脚的信号是如下图所示, 请问这是什么原因导致的,这是第二片AD了,之前换过一片,问题还是一样的。芯片原厂买的,应该没问题。 然后换成外部偏置,就是SENSE引脚接高电平,测量VREF引脚0.97V,VCM1.53V,输入端0.8V,并且VREF电压会随着输入端电压变化。 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 08:34 , Processed in 2.175591 second(s), Total 69, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号