完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
时钟:125M晶振给FPGA,FPGA分出120MHz给时钟buffer,时钟buffer将120M分发给AD9783作为参考时钟
FPGA发出的3M基带数据经DAC转换后输出波形如图,3M信号两边每隔3KHz存在杂散,无法通过降低信号功率,改变时钟数据相位来改善 更改参考时钟为60MHz,杂散间隔变为15K 更改参考时钟为20MHz是,杂散消失 请问各位大神这个问题应该怎么考虑,谢谢 另外当去掉DAC输出辅助之后用示波器测试波形如下,这种现象是信号发生反射了吗? |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
为什么在频率为10^3 Hz处,产生的相移就可以确定约为-90度
1126 浏览 1 评论
【高手问答】电路的功能是为了0.6v到40v之间调压,运放发热严重
3319 浏览 8 评论
USB3.0 工业相机的传输速率是否受到电脑主板某些硬件的限制?
1198 浏览 0 评论
2393 浏览 1 评论
1324 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:48 , Processed in 0.495987 second(s), Total 71, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号