完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
问题描述:最初FPGA控制ad9648采集,没有问题。当我们对fpga ps端一个bank电压由3.3v更换到1.8v时,发现ad9648采集双通道的数据均出现随机的时延,每次时延固定。采用adc自带的测试模式,采集会的原始数据与测试信号一致,两路均无问题。
排查:模拟通路逐级检查过,到adc输出端模拟信号没有问题,测试模式下业务问题,说明adc输出数据与fpga输入端口的时序也无问题,问题应该是出在数模转换这里。请问有什么办法确定么,如果发送时钟抖动是否会导致这种现象,还是供电参考电压会导致这种延迟出现。 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
746 浏览 5 评论
779 浏览 4 评论
求救大佬,有没有大佬知道这个B772在这个电路里面是什么作用的
655 浏览 2 评论
1531 浏览 0 评论
1079 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-29 19:52 , Processed in 0.614778 second(s), Total 72, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号