完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1 系统
1.1 VDDA 和 VDD3P3_RTC 管脚在芯片关闭时漏电流 描述 当芯片电源供电,且 CHIP_PU 管脚拉低、芯片处于关机状态下时,某些芯片的电源管脚 VDDA 和VDD3P3_RTC 上会有 µA 级别的漏电。 变通方法 无。 预计解决方案 已在芯片版本 v1.0 中修复。 1.2 flash 下载随机失败 描述 ROM 中的一级引导程序在下载模式中会同时从两个不同的输入管脚上接收串口数据,其中管脚 24 DAC_2(GPIO18) 未默认上拉。若 PCB 设计中没有将该管脚上拉,令其处于浮空状态,下载模式中一级引导程序可能会受到干扰,无法正常工作(包括下载程序)。 变通方法 该问题可通过硬件设计避开,在 PCB 设计中上拉该管脚,上拉电阻典型值为 10 kΩ。乐鑫官方开发板已上拉该管脚,模组尚未上拉。 预计解决方案 已通过开启管脚默认上拉在芯片版本 v1.0 中修复。
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
733 浏览 1 评论
552浏览 6评论
461浏览 5评论
有没有办法在不使用混杂模式的情况下实现Wifi驱动程序接收缓冲区访问中断呢?
445浏览 5评论
446浏览 4评论
417浏览 4评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 14:19 , Processed in 0.684157 second(s), Total 71, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号