[资料]

循环模型编译器Verilog和System Verilog语言支持指南

2023-8-12 06:55:08 159 Verilog 编译器

0 本节介绍循环模型编译器响应不受支持或被忽略的构造的行为。一般而言，Cycle Model Compiler支持Verilog和SystemVerilog语言的大部分可合成子集。如果周期模型编译器遇到不受支持的构造，则它： ·发出警告并继续，或·发出警告或错误并退出。在报告错误的情况下，必须通过重建移除有问题的构件。在报告警报的情况下，必须修复构造或将警报降级。有关降低警报严重性的信息，请参阅《周期模型编译器用户手册》(101050)中描述的编译器指令。如果周期模型编译器遇到被忽略的构造，它可能会发出消息，也可能不会发出消息，并将继续编译。忽略构造对生成的周期模型没有影响。 0 虚拟和系统语言支持指南.pdf 416 Bytes , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • Arm编译器fromelf用户指南 358 • 你知道Verilog HDL编译器指令都有哪些吗 3654 • 如何用Verilog HDL语言描述D型主从触发器模块 1506 • 讨论Verilog语言的综合问题 818 • Verilog模型对应哪几种级别的抽象 1037 • System Verilog问题和语言参考手册规范 2479 • System Verilog常见问题及语言参考手册规范 4805 • Verilog HDL的基本语法 3032 • Modelsim XE是否支持System Verilog 1686 • verilog和vhdl Testbench编程指南 2903