[问答]

LPC43xx PLL相位是否同步？

问答对人有帮助，内容完整，我也想知道答案 0 您好，在LPC4370 数据表中，第 7.23.3 节，第 81 页，声明“所有分支时钟都是两个时钟控制单元 (CCU) 之一的输出，并且可以独立控制。来自同一基本时钟的分支时钟是同步的在频率和相位上。” 这是有道理的。我的问题是关于时钟生成和分配的上游步骤中的相位同步性。假设振荡器在所有 PLL 之间共享。问题： 1) 假设频率是彼此的倍数，PLL 输出是否同相？（我假设没有保证，但谁知道呢。） 2) 基本时钟的相位在通过分频器布线时会受到影响吗？例如。PLL0 -> DIVA(4) -> DIVE(200)->CLKOUT。CLKOUT 和 PLL0 是否同相？ 2a) 如果我们有两个时钟怎么办？ PLL0 -> DIVA(4) -> DIVE(200)->CLKOUT PLL0 -> DIVA(4) -> BASE_M4_CLK BASE_M4_CLK 和 CLKOUT 是否同相？ 0
2023-5-6 07:15:57　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × chm5 该类别下有 45 个回答。邀请回答 wang21cj 该类别下有 36 个回答。邀请回答新星之火12138 该类别下有 34 个回答。邀请回答 gdfffa 该类别下有 25 个回答。邀请回答 hgimtk 该类别下有 25 个回答。邀请回答 fdhsfagd 该类别下有 23 个回答。邀请回答 lifei639156 该类别下有 23 个回答。邀请回答 heks 该类别下有 23 个回答。邀请回答艾玛该类别下有 22 个回答。邀请回答 dahairenlyy 该类别下有 22 个回答。邀请回答 fhbding 该类别下有 22 个回答。邀请回答自我清欢该类别下有 21 个回答。邀请回答一转十年该类别下有 21 个回答。邀请回答 h1654155957.9520 该类别下有 21 个回答。邀请回答站着幻想该类别下有 21 个回答。邀请回答 xiaolu511 该类别下有 21 个回答。邀请回答秦小姐9048 该类别下有 21 个回答。邀请回答 zhang先生该类别下有 21 个回答。邀请回答 C880U 该类别下有 21 个回答。邀请回答云汉007 该类别下有 20 个回答。邀请回答举报张览秀相关推荐 • LPC43xx外部SRAM数据写入异常问题如何解决？ 489 • 是否有说明多核应用程序如何为lpc4370处理器工作的文档？ 690 • 4300 SGPIO下拉SGPIO引脚的转换速率很慢怎么解决？ 350 • 有人有LPC55xx处理器的OpenOCD目标配置吗？ 519 • 请问使用一个PLL能实现DAC同步吗？ 1604 • LPC80xx系列设备是否有可用的编程套件？ 395 • 是否有适用于LPC4357的替代屏幕？ 627 • AD9783芯片是否有两路相位同步的功能？如何实现两路相同信号相位同步？ 606 • 同步源和PLL源有什么异同？作用是什么？ 1654 • 是否有适用于LPC55xx ROM引导加载程序的PC应用程序？ 560