完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
FPGA中通过查找表实现组合逻辑,因此计算一个或门的延时,就是一个查找表的延时。
这个延时一般和楼主提供的350ps是处于同一个量级的,具体大于或者小于依不同的FPGA速度等级而定。高端FPGA的查找表延时应该都小于这个值,中低端的可能大于,也可能小于,具体要查阅器件对应的datasheet。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
434 浏览 0 评论
606 浏览 0 评论
891 浏览 0 评论
671 浏览 0 评论
在做基于fpga的数字示波器这个项目时,我用的是vivado平台,遇到了显示相关的问题。
1652 浏览 1 评论
3007 浏览 69 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-23 09:36 , Processed in 0.508092 second(s), Total 70, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191