[问答]

将FLEXSPI根时钟频率降低到<= 30MHz的最佳方法？

问答对人有帮助，内容完整，我也想知道答案 0 我正在设置 FLEXSPI 接口以与已配置为运行频率高达 30MHz 的 FPGA 芯片通信。我指的是关于如何为 FLEXSPI 设置根时钟的 SDK 示例，如下所示：- 示例：flexspi_nor_polling_transfer const clock_usb_pll_config_t g_ccmConfigUsbPll = {.loopDivider = 0U}; CLOCK_InitUsb1Pll(&g_ccmConfigUsbPll); // 公式：USB1 PLL = 480MHz PLL3 => ((480MHz 18) / fraction)* // 其中，fraction = 24，因此，USB1 PFD0 时钟 = (480MHz 18) / 24 = 360MHz* CLOCK_InitUsb1Pfd(kCLOCK_Pfd0, 24); // FLEXSPI_CLK_SEL // 00 从 semc_clk_root_pre 导出时钟 // 01 从 pll3_sw_clk 导出时钟 // 10 从 PLL2 PFD2 导出时钟 // 11 从 PLL3 PFD0 导出时钟 CLOCK_SetMux（kCLOCK_FlexspiMux，0x3）； // 最大 FLEXSPI_PODF 字段值 = 7，因为它是一个 3 位字段 // FLEXSPI_PODF = 2 => FLEXSPI 根时钟 = 360MHz / 3 = 120MHz // FLEXSPI_PODF = 7 => FLEXSPI 根时钟 = 360MHz / 8 = 45MHz CLOCK_SetDiv(kCLOCK_FlexspiDiv, 2); 如上所示，如果 FLEXSPI_CLK_SEL = PLL3 PFD0，即使我将 FLEXSPI 时钟分频器 FLEXSPI_PODF 设置为 7，最低可能的 FLEXSPI 根时钟 = 45MHz。您能否建议将 FLEXSPI 根时钟频率降低到 <= 30MHz 的最佳方法？我应该设置FLEXSPI_CLK_SEL = semc_clk_root_pre 还是其他？ 0
2023-3-27 07:25:14　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × chm5 该类别下有 36 个回答。邀请回答 wang21cj 该类别下有 33 个回答。邀请回答新星之火12138 该类别下有 29 个回答。邀请回答 hgimtk 该类别下有 24 个回答。邀请回答 heks 该类别下有 22 个回答。邀请回答 gdfffa 该类别下有 22 个回答。邀请回答 fdhsfagd 该类别下有 21 个回答。邀请回答 xiaolu511 该类别下有 21 个回答。邀请回答 lifei639156 该类别下有 21 个回答。邀请回答秦小姐9048 该类别下有 21 个回答。邀请回答艾玛该类别下有 20 个回答。邀请回答 JasonXiong 该类别下有 20 个回答。邀请回答英雄孤寂该类别下有 20 个回答。邀请回答 dahairenlyy 该类别下有 19 个回答。邀请回答 fhbding 该类别下有 19 个回答。邀请回答 kevinvind 该类别下有 19 个回答。邀请回答 HCPcry 该类别下有 19 个回答。邀请回答自我清欢该类别下有 19 个回答。邀请回答 testd27 该类别下有 19 个回答。邀请回答小组店小二该类别下有 19 个回答。邀请回答举报王强相关推荐 • 求推荐产生30MHz左右频率的简单电路或IC电路 2332 • 在3M~30MHZ频率使用的电压控制振荡器原理是什么？ 1934 • STM32F401 AHB时钟大于30MHz就不运行了是怎么回事？ 256 • CC3220SF内置ADC采样时候，ADC默认的Timestamp时钟频率为40MHz，请问能不像普通定时器一样，将时钟降低到1MHz左右，有没有具体的函数来实现？ 2886 • 各种时钟频率的FlexSPI RFDR缓冲器值表示什么？ 237 • 产生一个频率为30MHz和功率为6~8W的正弦波信号的需求量大产品的元件选型问题？ 2976 • 为什么那么多外设选择内部48Mhz RC时钟作为root？ 243 • i.MXRT117x - FlexSPI1和FlexSPI2能否以133MHz的全时钟速度运行？ 358 • 引导加载程序和应用程序可以在不同的时钟频率下工作吗？ 1198 • AD9361配置Rsamp CLK=60MHz而实际测试只有30MHz？ 1794