完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在ESP32C3的技术参考手册中,UART的RAM共分为4个Block,每个Block128个字节,分别给UART0/1中不同的TX/RX,其中提到了可以修改几个空间的大小。这个大小在手册中提到,设置UART0的UART_TX_SIZE为2,则UART0的Tx_FIFO的地址从0扩展到255。这时,UART1的Tx_FIFO的默认空间被占用,这时将不能使用UART1发送器功能。
在IDF框架中,uart_driver_install有两个参数为rx_buffer_size/tx_buffer_size,这个大小是否应该满足:Rx_buffer_size应该大于UART_FIFO_LEN。Tx_buffer_size应该是0或者大于UART_FIFO_LEN。 那么,uart_driver_install和UART的RAM的配置不是一回事,是吧? 那么,如果我想修改UART0的UART_TX_SIZE为2该如何操作? |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
1143 浏览 1 评论
578浏览 6评论
479浏览 5评论
有没有办法在不使用混杂模式的情况下实现Wifi驱动程序接收缓冲区访问中断呢?
463浏览 5评论
464浏览 4评论
440浏览 4评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 03:26 , Processed in 0.616198 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号