完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
Datasheet中提到,内置ADC最高的采样速率为2Msps(通过dig控制器),但我无论如何也无法达到这个速率。将配置修改超过1M将导致一系列问题,包括
dma输出全0 ADC采样结果为0,但dma的数据中,指示通道的位非全0(是正常的) dma输出数据顺序与配置表(如SYSCON.saradc_sar1_patt_tab)中配置的不一致(但配置的每个通道都被采集了) 一段时间内,个别通道的采样次数样式表中的次数(相对于其它通道)多一倍(例如样式表配置0123456701234567按顺序采样16次(与采样位数无关),结果一段时间内,某些通道(例如1通道)的采样次数比其它通道的次数多一倍,其它通道的次数都差不多。) |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
545浏览 6评论
457浏览 5评论
有没有办法在不使用混杂模式的情况下实现Wifi驱动程序接收缓冲区访问中断呢?
437浏览 5评论
441浏览 4评论
411浏览 4评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 06:06 , Processed in 0.731492 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号