具有不同额定电流的1700V软恢复二极管怎么样？

图 2：1700V 软恢复二极管的传统扩展电阻曲线。
为了在所有条件下获得软恢复二极管，StarPower通过使用磷深扩散晶圆和轴向寿命杀伤器开发了1700V二极管，如图2所示。主硼内部受控轴向寿命杀灭器用于控制P区孔的注入效率。P-区用于降低相对于阳极硼结深度和金属厚度公差的漏电流。
相同的P区域还降低了曲率效应，因此在硬开关测试条件下，不会发生电流拥挤。如图所示的软N为软恢复提供额外费用。空穴的低注入效率使得器件的Vf正温度系数随着温度的升高而增加，这有利于二极管在多个IGBT和二极管并联连接的模块中并联工作，并且在高温期间开关损耗最小化。二极管软度 Trr 通过电子辐照使用额外的均匀寿命杀伤来控制。
讨论
FRD 的要求是 （a） 面积有效端接 （b） 可靠性 （c） 开关性能。
区域高效端接
当给定芯片尺寸的端接面积减小时，阳极有效面积可以增加。随着有源面积的增加，器件的电流能力增加，Vf降低，浪涌电流增加。边缘过早击穿是功率器件中非常常见的影响。由于曲率和较低的表面临界电场，击穿发生在P / N-基结的表面上。为避免边缘击穿，最常用的技术是浮动环端接［7-11］。
该技术基于放置在设备边缘的P浮动环，以释放耗尽宽度或在环之间共享电位下降。然而，这种结构对钝化电荷敏感。为了减少电荷敏感的环间距，应减小环之间的间距，并添加更多的环。为了减少表面电荷效应，场板技术也可以与浮环端接结合使用［12-15］。然而，在这两种情况下，P环都不会完全耗尽，并且不与N-共享电位，并且面积效率不高。因此，使用VLD技术。
VLD技术基于使用光刻胶掩模通过氧化物中的小开口植入，然后驱动，从而获得受控的掺杂曲线［156-17］。轻掺杂区域的斜率和掺杂曲线的浓度如图1所示。VLD结构对主结和结端之间的掺杂浓度边界很敏感。
因此，使用ISE软件来优化Si厚度为290um，有效N-厚度为155um的硼剂量。1700V VLD设计使得掺杂浓度变化10%时，击穿电压在1900V至2000V之间变化。现代植入器的剂量变化也在2%的范围内，因此可以达到最低1900V。VLD设计的总宽度为300u，VLD边缘与通道截止器之间的冗余面积为100um。
可靠性
当设备处于雪崩击穿状态时，VLD会完全耗尽到表面。如果不正确选择钝化，则击穿电压降低或阻塞特性不稳定或漏电流增加。因此，SIPOS钝化直接沉积在硅表面上。这是因为SIPOS的导电性有限，任何可能干扰电场分布的不需要的电荷，如离子污染、界面电荷或捕获电荷，都可以由SIPOS内的移动载波补偿。LPCVD机器用于沉积0.2um的SIPOS，并带有SIN钝化。
SIPOS的电导率在沉积过程中通过氧气仔细调节。此外，我们观察到，由于SIPOS的热激活电导率，反向漏电流在较高温度下增加。但是，150°C时的漏电流可以忽略不计或低于我们的芯片/模块限制。在正式发布量产之前，75A和200A经过了全面的资格测试。芯片电气稳定性最重要的可靠性测试是高温反向偏置（HTRB）和湿度测试。HTRB测试检查样品承受反向偏置的能力，同时承受器件额定承受的最高环境温度。
用于HTRB测试的条件是150°C时额定电压的80%。 在开始测试之前测量击穿电压和漏电流。1700V芯片（78+78 =156芯片）组装到C6封装中。该测试进行了长达1000小时，每8小时读取一次读数。前后测量结果显示10uA，漏电流没有增加。湿度测试检查封装和芯片抵抗湿气渗透的能力。将样品装入环境室。然后将相对湿度增加到85%，温度升高到85°C。 在开始测试之前测量设备特性。冷却 3 小时后重新测量设备。前后测量结果表明漏电流没有增加。

图3：VLD击穿电压相对于硼剂量。

图 4（a）：25°C 和 150°C 时的正向压降 图 4（b） 25°C 和 150°C 时的开关性能
室温下的最大漏电流为10uA，150°C时为1mA。
（c） 开关性能
为了验证StarPower FRD二极管与两个竞争对手FRD相比的性能，使用感性负载电路进行了25°C和150°C。所有二极管的正向压降都在+/以内。0.15V.轴向寿命结束后，使用真空退火炉将杀伤器和电子辐照装置定制至Vf 1.8V。图4（a）在状态特性显示，在额定电流及以上时，Vf随温度升高而增加。这是并联操作的更好选择。典型开关结果如图4（b）所示，在室温下和150°C下，75A Vr，900V和di/dt 1500A/us。
开关结果表明，不存在过冲电压。因此，器件可能会受到更高的阻断电压的压力。表-1显示了相同芯片尺寸的竞争器件的比较结果。反向恢复波形和表1结果表明，二极管不振铃，因此产生低EMI，从而消除了二极管两端的并联RC缓冲器。与150°C相比，最大反向恢复电流（Irm）值增加了25%，因此在实际应用中，IGBT在整个温度范围内的应力较小。

结论
仿真分析和实际结果表明，采用VLD结构可以获得1900V的击穿电压，薄N-厚度为155um。实验结果表明，使用SIPOS等半绝缘材料对平面结端接进行钝化，可实现稳定的阻断电压特性。不使用晶圆研磨、背面磷注入、激光退火和使用深扩散磷晶圆，证明可以用低 Irm 获得低 Vf 1.8V，并且没有振铃即可获得平滑的反向恢复。使用深扩散磷晶片，优化N-厚度和寿命杀手，可以获得更经济和高度可靠的FRD。通过调整VLD设计，相同的技术和制造程序可能适用于1700V至6500V的中压。在仿真后的几天内，可以获得区域高效VLD设计的最佳解决方案。

0