非理想回路，同步开关噪声和电源分配

2008-7-21 09:42:32 3946

0 <p><font face="Verdana">非理想回路，同步开关噪声和电源分配</font><br/></p> <p><font face="Verdana">本章将要讨论三个方面的内容----非理想回路、同步开关噪声和电源分配，它们之间的<br/>联系是非常紧密的，实际上，它们各自产生的影响有时在实验室的测试设备中都是很难分辨<br/>的。以前，这些效应在设计过程中常常被忽略，只有在早期系统工程建立后才能被发现和修<br/>补。然而，随着器件速度的提升，那些后期补救办法的效果越来越差，而这些效应对系统的<br/>性能的影响则越来越显著。鉴于本章所阐述的内容是高速理论中最难理解的部分之一，而同<br/>时也是任何高速设计中所必须考虑的非常关键的东西，所以读者们应当给予充分的重视。通<br/>常，设计人员往往是期望这些问题不是很重要继而可以忽略，但是期望是没有任何作用的，<br/>最好是在问题出现以前就做好准备。<br/>6.1、非理想的电流回路<br/>到目前为止，本书已经讲述了对一个信号从驱动端经过封装、接口、接插件、母板走线、<br/>过孔和拐角，最后到接收端的整个过程进行建模所必须的各方面内容。现在我们将重点关注<br/>非理想电流回路，这也是高速设计中最难理解的一个概念。本章中详细阐述的很多效应是很<br/>难甚至不可能使用传统的电路仿真器进行模拟的，而通常必须使用全波仿真器才能观察到完<br/>全的效应。接下来这部分内容的侧重点将不是讨论详细的建模技术，而是更多地分析信号回<br/>流路径对系统性能的总体影响以及其产生的物理机制。总的说来，设计的规则就是要保证非<br/>理想的回流路径尽可能的减少。<br/>6.1.1、最小电感路径<br/>在第二章中已经讨论过，信号是在信号走线和参考平面之间传输，而并不仅仅是在信号<br/>线上传播。因此，参考平面的物理特性和信号走线是同等重要的。一些设计者，甚至是某些<br/>图 6.1: CMOS 缓冲驱动下的以地为参考的传输线回流路径<br/>有经验的工程师，也经常容易犯这样一个错误，就是只关注信号走线的干净和可控，而没有<br/>考虑信号将进行怎样的回流。应该强调的是：任何流入系统的电流都必须最终返回到源端，<br/>同时这个返回电流将沿着最小阻抗的路径，在大部分情况下，最小阻抗的路径也就意味着是<br/>电感最小的路径。图6.1 描述了一个CMOS 输出缓冲器驱动一条微带走线的情况，图中显<br/>示的是驱动端由低变高开关输出的瞬态电流。在开关转换之前（0-时刻），信号线是通过导<br/>通的NMOS 管接地的；开关输出之后（0+时刻），输出缓存器立刻转变为逻辑高电平状态，<br/>于是电流就注入信号线，直到电压达到Vdd。随着电流沿着传输线进行传播，在参考平面上<br/>就会感应出一个方向完全相反的镜像电流。为了构成一个回路，这个镜像电流必须找到一条</font><font face="Verdana">阻抗最小的路径返回，在这个例子中就要通过电源Vdd 而最终形成回路。<br/>当回流路径上存在不连续点的时候，电流就要绕过这些不连续的地方，从而增大了回路<br/>面积，回路面积的增加就会导致电感的增加，这就会造成信号完整性的问题。因此，回流路<br/>径的不连续会造成的最基本的效应就是等效地增加了电路上的串联电感，而感应系数的大小<br/>则由电流实际绕过的距离来决定。</font></p> Dr9zkU1z.pdf (716.79 KB, 下载次数: 9 ) <br/> 0
2008-7-21 09:42:32　　评论淘帖0 2 个讨论