[经验]

ARM＋DSP！全志T113-i＋玄铁HiFi4开发板硬件说明书（1）

2023-1-31 22:45:42

497 嵌入式 FPGA

前言

本文档主要介绍开发板硬件接口资源以及设计注意事项等内容，测试板卡为全志T113-i＋玄铁HiFi4开发板。由于篇幅问题，本篇文章共分为上下两集，点击账户可查看更多内容详情，开发问题欢迎留言，感谢关注。

T113-i处理器的IO电平标准一般为1.8V和3.3V，上拉电源一般不超过3.3V，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。

核心板CPU、ROM、RAM、电源、晶振等所有器件均采用国产工业级方案，国产化率100%。同时，评估底板大部分元器件亦采用国产工业级方案。

图 1[]()

图 2[]()

SOM-TLT113核心板板载CPU、ROM、RAM、晶振、电源、LED等硬件资源，并通过邮票孔连接方式引出IO。核心板硬件资源、引脚说明、电气特性、机械尺寸、底板设计注意事项等详细内容，请查阅《SOM-TLT113工业核心板硬件说明书》。

图 3[]()

图 4[]()

图 5[]()

核心板内部已对F5/PC5/BOOT_SEL1、H3/PC4/BOOT_SEL0引脚进行配置，已分别支持Micro SD、NAND FLASH和eMMC启动，评估底板无需再次设计系统启动配置电路。

图 6[]()

CON1为采用12V直流输入DC-005电源接口，可接外径5.5mm、内径2.1mm的电源插头。CON2为12V直流输入绿色端子，3pin规格，间距3.81mm。电源输入具备反接保护、过流过压保护功能。

SW1为电源拨动开关。

图 7[]()

图 8[]()

图 9[]()

图 10[]()

图 11[]()

图 12[]()

设计注意事项：

VDD_12V_MAIN通过DC-DC芯片输出VDD_5V_SOM供核心板使用，通过另外3路DC-DC芯片输出VDD_5V_MAIN、VDD_3V3_MAIN、VDD_1V8_MAIN供评估底板外设使用。
VDD_5V_SOM在核心板内部未预留总电源输入的储能大电容，底板设计时请在靠近邮票孔焊盘位置放置100~220uF储能大电容。
M2/RESETn为CPU的复位输入、输出引脚，其在VDD_5V_SOM电源输入92.5ms后将拉高至高电平，若底板外设使用M2/RESETn作为系统复位信号，请注意电源上电时序设计。
为使VDD_5V_MAIN、VDD_3V3_MAIN、VDD_1V8_MAIN满足系统上电、掉电时序要求，需使用核心板输出的VDD_3V3_SOM来控制电源使能，使评估底板VDD_5V_MAIN、VDD_3V3_MAIN、VDD_1V8_MAIN电源晚于核心板电源上电。

评估底板板载3个LED。LED0为电源指示灯，红色，上电默认点亮；LED1为用户可编程指示灯，绿色，通过GPIO控制，默认高电平点亮；LED2为4G模块状态指示灯，黄色。

图 13[]()

图 14[]()

图 15[]()

图 16[]()

评估底板包含1个系统复位按键CPU RESET(KEY0)，1个USB0 UPGRADE(KEY1)，1个用户输入按键USER(KEY2)。

图 17[]()

图 18[]()

设计注意事项：

M2/RESETn作为CPU的复位输入引脚，在核心板内部已上拉至3.3V。默认情况下，底板请悬空处理。
A18/FEL为CPU固件强制烧录引脚，硬件系统未上电时，按下USB0 UPGRADE按键将A18/FEL接地，上电后将A18/FEL释放，则系统进入固件升级模式（通过USB0）。
B12/LRADC的输入范围为0~~1.266V，底板可通过分压电阻将输入电压控制在0~~1.266V之间。