请问ADC输入端的噪声可能与什么原因有关呢？

一位用户提到来自 USB 的噪音
其他的建议：
保持布线短，并确保电阻值与 ADC 输入阻抗匹配。我已经成功地使用了 2k 到 10k 之间的值。阻抗越高，电线越长，就越容易受到 EMI 的影响。
当 ADC 对输入电压进行采样时，采样和保持电容器会被充电。当信号源不是低阻抗时，这段时间内的信号电流会导致观察到的“噪声”。尝试增加采样周期。
在 STM32F427 中，当 mcu 同时通过 fsmc 访问 sdram 或 FPGA 时，ADC 噪声非常可怕。
我没有使用 STM32 内部 ADC，而是使用了 Burr-Brown 的 ADS7822 12 位 SAR ADC。Rats 嵌套在同一个板上，过滤功能如我之前的帖子所述。性能出色，< 1.5 位噪声。我的结论是，在实践中不可能以其宣传的分辨率使用 STM32 内部 ADC，至少在无法访问 VREF+ 和 VREF- 的封装中。
最可能的原因是滤波电容器的返回/输入的返回。我忘了说，地面不是地面。电线不是电线。
我建议使用快速而精确的 OP 进行缓冲。
参见 STM 应用笔记 AN2668 第 9 页！“通过过采样提高 STM32F101xx 和 STM32F103xx ADC 分辨率”。STM 做过类似的事情：1.65V 给了 2050count，min 是 2034 max 2076。我的结论是：如果你需要超过 8bit 的精度，永远不要依赖你的应用程序中的单个 AD 结果。（PID 控制/if else 决定等）
我的结论是：AD 输入中一定有虚假的电荷发射。非常罕见，但如果它们在正确的时间点出现，连接的冷凝器会存储它，并破坏结果。
1) 通过平均/数字滤波，您可以消除这些虚假结果。极端值非常罕见。
2) 不要在 STM AD 输入端使用电容器。
我在嵌入式测量系统/模拟前端方面拥有超过 20 年的经验。这些影响在我知道的 8051 衍生产品、ATMEGA、PIC 中不存在，在 Stellaris Cortex M3 设备上也不存在。
你，显然相信接地层是接地的，但事实并非如此。使输入（或实验电阻器）与 Agnd 的连接距离不超过 0.5 cm。您的 3V3 读数是正确的，它在电源轨上带有典型的抖动。
我怀疑在 3 种不同类型的评估板上，原因总是接地不良。我宁愿怀疑 F100 系列上的硅掩模设计不佳。也许带有外部参考引脚的那些显示出更好的结果。
其他人似乎遇到过这个问题：ADC 故障（第 2 页），他们实际上可以看到范围的故障。我通过将冷凝器的返回路径直接更改为 AVSS 而进行了更多测试，而不是 26counts，我达到了 20counts。还是太多了。
这是采样时间和外部电容器问题的混合！！任何 SAR ADC 的副作用是 ADC 内部的采样电容器直接由外部信号充电，这意味着如果采样时间不足，则先前通道转换留在采样电容器上的电荷会影响当前正在转换的通道的准确性。通常，一些用户会在 ADC 引脚和地之间放置一个大电容“Cext”(100nF)，该电容用于降低 ADC 所见通道的源阻抗，以便内部采样电容可以快速充电。但这会在Cext和Cs之间产生电荷共享过程，其RC时间常数主要由ADC的最大输入电阻（1KOhm）和ADC的最大采样电容（8pF）决定。