完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
硬件配置:
74HC595芯片OE端通过上拉电阻上拉到5V,根据74HC595的数据手册描述,当OE信号为高电平的时候,74HC595芯片的输出管脚为高阻状态。24V_CTRL7通过上拉电阻连接到5V,这时候光耦的输入端处于导通状态。处于高阻态的时候,595芯片不应该影响到光耦啊,为什么光耦会被导通呢?求解释,谢谢
|
|
相关推荐
2个回答
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
菜鸟提问:一个二极管加上电容整流后接到LDO上,原理图如下,想请问下面两种layout放的有什么区别或者影响吗
279 浏览 0 评论
1772 浏览 0 评论
1140 浏览 6 评论
1244 浏览 4 评论
求救大佬,有没有大佬知道这个B772在这个电路里面是什么作用的
1079 浏览 4 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-4 22:58 , Processed in 1.000085 second(s), Total 98, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号