[问答]

为什么光耦输入端被打开

问答对人有帮助，内容完整，我也想知道答案 0 硬件配置： 74HC595芯片OE端通过上拉电阻上拉到5V，根据74HC595的数据手册描述，当OE信号为高电平的时候，74HC595芯片的输出管脚为高阻状态。24V_CTRL7通过上拉电阻连接到5V，这时候光耦的输入端处于导通状态。处于高阻态的时候，595芯片不应该影响到光耦啊，为什么光耦会被导通呢？求解释，谢谢 0 捕获.PNG (33.24 KB, 下载次数: 0)
2022-11-9 15:50:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报程林相关推荐 • 请问光耦电路输入端并联电阻有什么作用？ 28996 • 光耦芯片5201输入端没有信号 1504 • 关于光耦隔离问题 8927 • 光耦未完全打开 14044 • 如何才能让6N137光耦的输入端的地和输出端做到不共地？ 2385 • 光耦隔离器会降低电压么？ 5186 • 关于光耦隔离电路 8425 • 光耦隔离有pwm输入，没有输出? 4947 • 光耦隔离问题 6027 • TLP521光耦电路的上拉电阻问题 3459 2个回答

答案对人有帮助，有参考价值 0 用万用表测量74HC595 其他输出口的电平是多少？再分析情况。

2022-11-9 17:22:34 1 评论举报烟台FPGA 1 条评论程林 2022-11-9 17:44 测量后发现，是低电平。这时候24V_CTRL信号已经被拉高了，但是还是低电平赞回复举报

答案对人有帮助，有参考价值 0 回答时候，要说清楚哪里是多少伏，你就说个低电平，哪里低电平。全靠猜，你的D24问题吧？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？

2022-11-9 21:47:51 1 评论举报陈峰 1 条评论程林 2022-11-10 10:29 OK，确实应该提供具体的电压参数赞回复举报