[问答]

CH32V208时钟分频参数会关系到pll的结果吗？

问答对人有帮助，内容完整，我也想知道答案 0 在设置v208时钟的时候发现了一个很奇怪的问题，在官方sdk的SetSysClockTo120_HSE(void)函数中，如果屏蔽掉RCC->CFGR0 \|= (uint32_t)(3<<22); rcc-="">CFGR0 \|= (uint32_t)(3<<22); 的时候，mco输出是120m，通过查阅手册发现bit[23:22]是设置USBFS/USBOTG 时钟分频的，请问这个分频参数会关系到pll的结果吗？对于这个11 我的理解是：需要先把pll开到240m，即16m15倍频，然后使用usb的时候需要设置五分频，但是现在的问题是，我已经开到了16m15倍频，但是不置位11的话，pll的实际时钟只有120m，到不了240m。 0
2022-10-18 06:33:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × drakannie 该类别下有 14 个回答。邀请回答 76r456546 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 hfgfsds 该类别下有 14 个回答。邀请回答 a2009428 该类别下有 13 个回答。邀请回答 asgfafa 该类别下有 13 个回答。邀请回答请叫我杰西卡该类别下有 12 个回答。邀请回答 zhangminmin 该类别下有 12 个回答。邀请回答 ggfx 该类别下有 12 个回答。邀请回答 7545wfs 该类别下有 12 个回答。邀请回答 Green_LJ 该类别下有 12 个回答。邀请回答华强一条街该类别下有 12 个回答。邀请回答 Arvinhw 该类别下有 12 个回答。邀请回答上海秉恒该类别下有 12 个回答。邀请回答陆军航空兵该类别下有 12 个回答。邀请回答 dfzvzs 该类别下有 12 个回答。邀请回答 jhdfvs 该类别下有 12 个回答。邀请回答那些年儿ing 该类别下有 12 个回答。邀请回答暖暖暖该类别下有 12 个回答。邀请回答 kasdlak 该类别下有 12 个回答。邀请回答举报学电超人相关推荐 • CH32V208的蓝牙功能怎么用啊？ 1136 • 请问CH32V208的10M ETH PHY有没有LWIP的移植示例参考？ 553 • CH32V208可以做无刷BLDC电机应用控制吗？是否有例子参考？ 547 • 【回答有奖】关于 RISC-V 单片机 CH32V208 开发板的一些问题 2059 • CH32V208的sdk是不是和TI的ZSTack的OSAL类似? 488 • CH32V208的2个USB能同时使用吗？ 569 • CH32V208串口支持空闲中断不？可以配合DMA接收不定长数据不？ 588 • 有没有一起学习汇编的 556 • 产生字符的大小与OLED显示之间的关系到底是什么？ 713 • 直流电机的输出功率与运行速度之间的关系到底是怎样的？ 689 1个回答

答案对人有帮助，有参考价值 0 关于你的第一个疑问，当你屏蔽掉RCC->CFGR0 \|= (uint32_t)(3<<22); rcc-="">CFGR0 \|= (uint32_t)(3<<22);这两行代码之后，在RCC配置完成之后将RCC_CFGR0寄存器的值打印出来为0x35040a,，位17默认为0，HSE 4分频进入PLL，如下图。即sysclk大小为32/4*15=120MHz，MCO输出120MHz。当注释掉这两行代码，HSE会按照位17默认配置进行4分频；关于你的第二个问题，当不注释掉这两行代码的时候，sysclk打印输出即MCO引脚输出都是240MHz，我这边测试都是没问题的，如下图2。测试的时候注意示波器的采样率不要低于所测量的数值。否则会测试不准，采样率最好大于240MHz. 图1 图2

2022-10-18 09:36:59 评论举报刘洋