发帖

[问答]

for循环仿真问题

11648 仿真

问答对人有帮助，内容完整，我也想知道答案 0 我的testbench仿真文件如下： `timescale 1 ns/ 1 ps module LAMP_vlg_tst(); // constants // general purpose registers reg eachvec; // test vector input registers reg clk; reg rst_n; // wires wire led; // assign statements (if any) LAMP i1 ( // port map - connection between master ports and signals/registers .clk(clk), .led(led), .rst_n(rst_n) ); reg [7:0] memory [0:255]; integer scan; integer index=3; initial begin clk=0; #10 clk=~clk; end initial begin $readmemh("memory.list", memory); end if(index>0) begin for(scan=0;scan<index;scan=scan+1) if(memory[scan]>0) begin $display("%d",memory[scan]); end end else $display("error--indexiszero"); endmodule 可是运行仿真出错，提示请高手解惑，谢谢！ 0 奖励1积分
2022-10-7 21:04:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 chenbingjy 相关推荐 • 为什么STM32仿真调试时会进入SystemInit死循环呢 1288 • 为什么用proteus进行仿真时变成死循环，不是应该只执行到i=8时停止的吗？ 14682 • 如何对基于Arduino的分立式数码管循环显示0~9设计进行仿真 1819 • 怎样使用Proteus电路仿真软件完成一个简单的数字循环程序呢 913 • 八只流水灯当开关k1按下时流水灯循环，开关k2按下时停止循环是为什么？ 355 • Multisim仿真实现一个循环迭代算法，仿真结果没有变化过程，求大神解答 25904 • Labview中数组循环运算问题 4579 • 在labview中仿真PID控制系统，如何设置仿真步长为 0.00001s？ 2936 • DSP**串口初始化开启时钟仿真运行程序出现死循环如何解决？ 1864* • Labview做电池测试仿真平台能与哪个电动车仿真软件做实时联合仿真？ADVISOR? CRUISE?... 4297 2个回答

答案对人有帮助，有参考价值 0 没有测试代码，只看了错误信息。错误信息提示“scan”建议使用genvar形式，而不是“integer scan;” 最佳答案

2022-10-7 21:04:33 2 评论举报卿小小_9e6 2 条评论卿小小_9e6 2022-10-8 14:09 genvar使用方法：在generate内部，定义“genvar scan;” 赞回复举报 chenbingjy 回复卿小小_9e6： 2022-10-8 16:44 谢谢！我试试赞回复举报

答案对人有帮助，有参考价值 0 谢谢！我照你说的改了，代码如下 `timescale 1 ns/ 1 ps module LAMP_vlg_tst(); // constants // general purpose registers reg eachvec; // test vector input registers reg clk; reg rst_n; // wires wire led; // assign statements (if any) LAMP i1 ( // port map - connection between master ports and signals/registers .clk(clk), .led(led), .rst_n(rst_n) ); wire [7:0] memory [15:0]; parameter index=3; initial begin $readmemh("memory.list", memory); end generate genvar scan; for(scan=0;scan if(memory[scan]>0) begin //$display("..."); memory[scan]=8'b0000_0000; end endgenerate endmodule 复制代码可是还是有错：请看是什么原因？谢谢！

2022-10-8 17:10:17 2 评论举报 chenbingjy 2 条评论卿小小_9e6 2022-10-8 18:15 大哥，你得看看错误原因，貌似是语法问题…… 赞回复举报 chenbingjy 回复卿小小_9e6： 2022-10-8 19:58 谢谢！可是我看不出来哪儿有问题赞回复举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1600 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1366 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1577 浏览 0 评论
FPGA做深度学习能走多远？

933 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2376 浏览 0 评论

热门帖

高速总线背板设计

1477 浏览 37 评论
新技术VPX VME64总线介绍

5684 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航