[资料]

基于66AK2Gx的系统中提高存储器可靠性的DDR ECC参考设计

2022-9-15 06:26:24 968 存储器 ECC

0 描述此参考设计介绍高可靠性应用（基于 66AK2Gx 多内核 DSP + ARM 处理器片上系统 (SoC)）中具有纠错码 (ECC) 支持的双倍数据速率 (DDR) 存储器接口的系统注意事项。其中讨论系统接口、板硬件、软件、吞吐量性能和诊断过程，使开发人员能够快速实现基于高可靠性的解决方案。特性优化的高速信号路由表面贴装 PCIe x1 插座交流耦合电容器布局示例建议的差分对间隔示例 0 用于在基于 66AK2Gx 的系统中提高存储器可靠性的 DDR ECC 参考设计.zip 340.02 KB , 下载次数: 2
举报淘帖0 只看该作者最近下载过的用户(2) 相关推荐 • 如何提高数据采集系统的实时性与可靠性？ 2828 • 单片机应用系统的可靠性与可靠性设计 4303 • 提高能量存储电池管理系统的可靠性方法概述 1935 • 如何利用固态存储器进行ECC算法分析与实现？ 1969 • 适用于K2G通用EVM(GP EVM)的PCIe PCB设计 2857 • 66AK2Gx DSP ARM处理器电源解决方案包括BOM及原理图 2923 • 提高存储器可靠性的DDR ECC参考设计 5261 • 66AK2Gx DSP和ARM处理器音频处理包括BOM及框图 3240 • 嵌入式系统产品的可靠性 2225 • 基于KeyStone™ II架构的SoC 66AK2L06 3224