[物联网]

提高存储器可靠性的DDR ECC参考设计

2018-10-22 10:20:57 4911 接口存储器

0 描述此参考设计介绍高可靠性应用（基于 66AK2Gx 多内核 DSP + ARM 处理器片上系统 (SoC)）中具有纠错码 (ECC) 支持的双倍数据速率 (DDR) 存储器接口的系统注意事项。其中讨论系统接口、板硬件、软件、吞吐量性能和诊断过程，使开发人员能够快速实现基于高可靠性的解决方案。主要特色优化的高速信号路由表面贴装 PCIe x1 插座交流耦合电容器布局示例建议的差分对间隔示例 1 EVMK2G Schematic and Block Diagram.pdf 1.49 MB , 下载次数: 63 TIDEP0068 Schematic and Block Diagram.pdf 1.49 MB , 下载次数: 51
举报淘帖0 只看该作者最近下载过的用户(39) 相关推荐 • 基于66AK2Gx的系统中提高存储器可靠性的DDR ECC参考设计 756 • 单片机应用系统的可靠性与可靠性设计 3764 • 如何提高PCB设计焊接的可靠性 3197 • 提高能量存储电池管理系统的可靠性方法概述 1724 • 如何利用固态存储器进行ECC算法分析与实现？ 1750 • 射频连接器可靠性如何提高 2180 • 提高开关电源可靠性的技巧 1873 • 嵌入式系统产品的可靠性 2012 • 如何提高航空插头的可靠性？ 6948 • 提高PCB设备可靠性的几个方法？ 2790 1条评论发表评论只看该作者