[问答]

CH569W 1.2V供电问题求解

问答对人有帮助，内容完整，我也想知道答案 0 根据CH569W芯片手册介绍，63脚可以输出1.2V电压给9脚内核1.2V供电。CH569W Demo板的原理图中，6、9和63脚都是由U5(CE8502AM)供电， 1、这样是否会有问题？ 2、原理图设计时U5能否去掉，，6、9脚都由63脚供电？ 0
2022-9-15 06:08:41　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × drakannie 该类别下有 14 个回答。邀请回答 76r456546 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 hfgfsds 该类别下有 14 个回答。邀请回答 asgfafa 该类别下有 13 个回答。邀请回答 a2009428 该类别下有 13 个回答。邀请回答 ggfx 该类别下有 12 个回答。邀请回答 Green_LJ 该类别下有 12 个回答。邀请回答华强一条街该类别下有 12 个回答。邀请回答 7545wfs 该类别下有 12 个回答。邀请回答 Arvinhw 该类别下有 12 个回答。邀请回答上海秉恒该类别下有 12 个回答。邀请回答陆军航空兵该类别下有 12 个回答。邀请回答 dfzvzs 该类别下有 12 个回答。邀请回答 jhdfvs 该类别下有 12 个回答。邀请回答那些年儿ing 该类别下有 12 个回答。邀请回答暖暖暖该类别下有 12 个回答。邀请回答王伟01 该类别下有 12 个回答。邀请回答 kasdlak 该类别下有 12 个回答。邀请回答 liutiefu 该类别下有 12 个回答。邀请回答举报王伟相关推荐 • 小白求助，CH569W开发板常见问题求解 1132 • CH569W芯片EP0传输超过512字节数据，应该怎么操作？ 1108 • CH569W demo板通过USB连接PC，上位机用USB3.0Demo.exe软件没有反应怎么解决？ 544 • 请问CH569有没有办法在使用HSPI的同时进行在线调试？ 607 • CH569 ETH-GMAC目录里面的UDP例程无法正常使用如何解决？ 1109 • 请问ADuC 7060的Primary ADC使用Internal reference 1.2V,量测范围是不是由+1.2V至-1.2V ? 1645 • CH569开发板无法进入ISP下载模式如何解决？ 1568 • CH567的内核电源的电压是多少V？ 578 • 时钟是1.7V输出1.2V参考电压, 请各位大神分析一下 2662 • 请问使用ADR3412产生1.2V参考电压，3.3V供电，测量输出只有1.194V是什么原因造成的？ 3044 1个回答

答案对人有帮助，有参考价值 0 CH569常被用于和FPGA通信，利用自身USB3.0接口和电脑通讯，实现数据的高速收发。在实际使用中，我们需要对CH569评估板进行一些小改动。用导线将上下两层板子的LED1和LED2的阴极交叉焊接到一起，这个在代码中会作为数据流控的状态指示引脚来使用（对应PB23和PB22，可以任意修改为其他空闲引脚）。加上32位宽HSPI接口的40个PIN，在实际使用时总共用到42根PIN来和FPGA对接。 CH569评估板上的SPI FLASH，不担任存储CH569固件的工作，只是作为一个SPI从机，方便使用者探究CH569的SPI外设，而已。所以在设计电路时，这个SPI FLASH直接去掉。CH569的固件是储存在片内flash上，启动也是内部加载。CH569最小系统只需要一颗晶振和阻容件即可实现。以下是最小系统电路： CH569W-R0最小系统.pdf 以下是和FPGA对接的推荐电路： CH569W-HSPI-FPGA-R0-1v1.pdf 注意： 1、使用HSPI时设计下载按钮是PA13，因为默认的BOOT触发引脚PA5作为HSPI数据线HD0，为了优化走线，采用了备用的BOOT触发引脚。 2、芯片VDDIO网络供电电压可以降低至1.8V，以满足常见的FPGA IO电压。此处注意CH569芯片上电期间需要保持VDDIO最低为2.5V，待用户程序运行之后，再降低至目标电压。 3、HSPI的40根线尽可能做等长。

2022-9-15 09:47:00 评论举报熊辉