完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
我正在使用混淆的RTL for Cortex-M3。我有一个可行的设计,可以将3个AHB-lite总线复用为2个AXI3总线。该设计类似于具有代码总线和系统总线的Xilinx designstart设计。处理器从代码总线正确引导,并执行指令(已禁用ITCM)。问题是我认为普通LDR / STR和LDREX / STREX在AXI总线上没有区别。 无论我怎么尝试,STREX指令都将失败(返回1)。即使在写后将BRESP设置为2'b01。如果在启用DTCM的情况下正常工作,那么所有这些都会很好,但是那些独占式写入也会失败。 还有什么需要检查的想法吗? AHB-lite总线如何处理独占访问?也许翻译中缺少一些内容? |
|
相关推荐
1个回答
|
|
|
终于成功了。关键是XHB-400 corelink网桥的TRM。
http://infocenter.arm.com/hel... 我的最终解决方案是将EXREQ / EXRESP带入AHB-lite至AXI3桥接器。EXREQ被转换为AxLOCK信号。全局监视器位于AXI3总线上,并管理事务。如果LDREX和STREX之间没有任何无效的事务,则BRESP = 2'b01 = EX_OKAY。BRESP在适当的周期内传播回以清除EXRESP信号(低电平有效)。不确定这是否正确,但可以在我的测试中使用。 如果CLREX可以清除全局监视器,那很好,但是我不知道该怎么做。我想我需要将其一直深入到核心。我的理解是单处理器系统不需要此功能。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
213 浏览 0 评论
飞凌嵌入式ElfBoard-文件I/O的深入学习之存储映射I/O
599 浏览 0 评论
飞凌嵌入式ElfBoard-文件I/O的深入学习之I/O多路复用
1031 浏览 0 评论
基于米尔MYC-LR3576开发板的实时视频识别系统设计与实现
756 浏览 0 评论
飞凌嵌入式ElfBoard-文件I/O的深入学习之阻塞I/O与非阻塞I/O
805 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-9 07:33 , Processed in 0.718708 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3255