发 帖  
[问答]

verilog实现I2C透传时,SDA引脚的输入、输出切换逻辑应该怎么处理?

19645 I2C
已退回10积分
2022-8-17 11:22:27   评论 分享淘帖 邀请回答 举报
5个回答
2022-8-17 20:13:17 1 评论

举报

1 条评论
  • 2022-8-18 14:55

    因为透传I2C只是其中一个功能,cpld的整体作用是将多路通讯信号选择一路固定的端口输出,根据指令,将arm的通信信号透传给下一级,下一级是可以随意变换的设备,比如I2C实时时钟、SPI移位寄存器等等

i2c_bypass_sim.png (83.23 KB, 下载次数: 0)

i2c_bypass_sim.png

iic_prj.zip

52.98 KB , 下载次数: 20

2022-8-17 20:36:27 1 评论

举报

1 条评论
  • 2022-8-18 14:48

    按照代码逻辑,en使能前,fsm初始状态为0;en使能后,满足(IIC_MASTER_SDA == 1'b0) && (iic_en == 1'b1)这个条件,fsm_state_SDA应该为2呀,但是仿真数据显示值1,那是不是软件判断走了(IIC_MASTER_SDA == 1'b0)这个条件;IIC_MASTER_SDA == 1'b0对于这两个条件来说不是冲突了吗?

I2C仿真.PNG (86.63 KB, 下载次数: 0)

I2C仿真.PNG

I2C.zip

77.22 KB , 下载次数: 20

2022-8-18 15:38:35 评论

举报

2022-11-22 08:33:56 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表