openDACS第一批开源EDA核心贡献者名单、openDACS V2.0版本在CCF Chip2022正式发布

openDACS v2.0-EDA开源论坛在2022年7月30日于南京CCF Chip2022正式举行。

openDACS工委会主任李华伟老师公布了论坛议程：

一、 openDACS工作委员会隆重发布了第一批核心贡献者名单：

openDACS工委会主任李华伟老师代表工委会公布第一批核心贡献者名单，以贡献者所在SIG组序号顺序：

李华伟 中科院计算所研究员：可测试性设计的故障仿真器FaultSim作者

叶靖 中科鉴芯(北京)科技有限责任公司CEO：可测试性设计的故障仿真器FaultSim作者

赖晓铮 华南理工大学计算机学院副教授：硬件敏捷设计与验证框架——PyChip作者

何家骥 天津大学特聘副研究员：EMSim版图级芯片电磁仿真器作者

罗国杰 北京大学信息科学技术学院长聘副教授：双输出单元工艺映射器DOM作者，可扩展、可测试、可维护的开源FPGA mapper作者

储著飞 宁波大学信息科学与工程学院副教授：ALSO基于多逻辑域的开源逻辑综合工具作者

刘建华 上海安路科技股份有限公司软件首席科学家：可扩展、可测试、可维护的开源 FPGA mapper作者

杨帆 复旦大学微电子学院教授：开源Verilog Parser作者、基于GPU的并行门级重仿真器作者

谭小慧 南京集成电路设计服务产业创新中心有限公司技术总监：OpenEDI开源数据基础构件作者

尚笠 复旦大学计算机科学技术学院教授：基于机器学习的芯片物理布局器作者

汪令飞 中国科学院微电子研究所研究员：薄膜晶体管OD_TFT模型作者

徐宁 武汉理工大学信息工程学院教授/电子系主任：FPC自动布线工具作者、面向PCB的器件自动布局工具作者

李华伟老师介绍了以上核心贡献者，并向各位核心贡献者表示感谢。

李华伟老师逐一介绍openDACS第一批核心贡献者

openDACS工委会和现场核心贡献者合影，左起：何家骥（SIG1）、叶靖(SIG1)、李华伟（工委会主任，SIG1）、赖晓铮（SIG1）、储著飞（SIG3）、何均宏（工委会联合主任）

二、openDACS 2.0各个开源工具正式发布，由各个开源工具作者在论坛现场、线上会场发布

1、PyChip开源发布: 芯片敏捷设计与验证

赖晓铮： 华南理工大学

发布概要：

近年来，随着芯片设计规模越来越大，集成电路自动化设计（EDA）面临的重大挑战就是如何缩短芯片的设计和验证周期，使EDA设计与验证全流程变得更“轻”，更敏捷。研究人员借鉴了软件编程的敏捷设计方法学，依托高级程序设计语言（例如Scala，Python，Haskell等）构造领域特定语言（Domain Specific Language），利用高级语言中面向对象、函数式编程、参数化等特性，扩展DSL硬件描述能力，提高硬件设计的抽象层次。在本报告中，我们将回顾近十年来芯片敏捷设计与验证领域取得的进展和存在的问题，介绍在openDACS v2.0中开源的一个新的硬件敏捷设计与验证框架——PyChip：在兼容Chisel的firrtl IR框架的同时，在不同IR层级上建立“设计-验证”敏捷迭代，使其具有较高的设计和验证效率。

2、 开源发布: 基于GPU的并行门级重仿真方法

杨帆： 复旦大学

发布摘要:

门级仿真是电路设计验证中的重要一环。本报告介绍了一种高效的基于GPU加速的门级重仿真方法。该仿真方法支持4值系统，在GPU上实现了两个维度的并行化，分别通过给逻辑门分组和切割转换事件来完成。通过状态压缩和无效状态清除的方法来减少数据传输的规模，进而减少通信开销。通过CPU和GPU之间的异步通信策略隐藏转储文件耗时。和2020年ICCAD竞赛的第一名相比，所提出的方法在单个测例的加速比上可以快47.1%，在所有测例的几何平均加速比上可以快10.5%。相关代码将开源，并集成到OpenDACS 2.0中用于加速门级仿真。

3、 EMSim开源发布: 版图级芯片电磁仿真器

何家骥： 天津大学

发布摘要:

现代集成电路芯片不仅需要满足一定的电磁兼容标准，同时需要关注由电磁泄漏带来的潜在信息泄漏风险。由于缺乏快速且高精度的电磁辐射仿真工具，现有的电磁泄漏测量和评估常发生在芯片流片后，且一旦发现芯片存在电磁泄漏问题，会带来极高的弥补成本。为此，在本报告中我们将介绍openDACS v2.0中开源的设计验证与测试综合SIG工具：EMSim版图级芯片电磁仿真器，该仿真器能够基于芯片的版图数据，准确高效地仿真芯片的电磁辐射情况，为芯片的硅前电磁泄漏评估提供新的方法和手段。

4、ALSO开源发布：基于多逻辑域的开源逻辑综合工具

储著飞： 宁波大学

发布摘要:

逻辑优化方法与逻辑函数的表达方法密切相关，现有的逻辑表示方法均是基于“与/或/非”逻辑发展而来的传统布尔逻辑(Traditional Boolean, TB)。除了TB，布尔逻辑函数也可用基于“与/异或(XOR)”的Reed-Muller (RM)逻辑实现，研究表明RM逻辑在对算术电路综合时展现出较好的性能，而且综合出的电路易于测试。除此外，基于三输入多数逻辑门(majority-of-three，MAJ)的低功耗逻辑单元及逻辑综合近年来受到广泛关注，采用“MAJ/非”两种算符(Majority-Inverter Graph，MIG)构成了逻辑完备集用于综合。将上述TB逻辑，RM逻辑，MAJ逻辑统称为多逻辑域。本报告中我们介绍将在openDACS v2.0中集成的基于多逻辑域的开源逻辑综合工具ALSO，从逻辑表示方法，逻辑优化算法，工艺映射算法等方面介绍面向FPGA、ASIC和新兴计算范式的综合流程。

5、 FPGA Mapper开源发布: 可扩展、可测试、可维护的开源 FPGA mapper

刘建华： 安路科技

发布摘要:

开源EDA工程的构架是其生命力的根基。需要让开源社区参与者做到能理解、能改进、能验证、能纠错。iFPGA开源FPGA mapper在lossless synthesis的框架下清晰的定义了数据层、工具层、算法层和流程层，使得整个系统模块化彻底、接口清晰，容易改进或添加算法。同时提供内置仿真工具、形式验证工具及网表写出工具为算法和验证提供便捷。整体工程文档完备、代码与参考文献对应，大幅提高了代码的可读性。该构架将吸引更多高校、科研机构参与到逻辑综合中技术映射的创新中来。

6、开源发布: 基于机器学习的芯片物理布局方法

尚笠： 复旦大学

发布摘要:

布局规划是芯片物理设计中的关键任务，其目标是在密度约束下探索线长优化的芯片物理布局。芯片布局规划是一个NP难题，计算复杂度高，难以通过经典算法方法高效解决。本报告介绍基于机器学习的芯片布局规划方法。通过图神经网络构建从电路连接到物理位置的优化映射的过程，学习电路连接与物理线长之间的优化映射，并通过模型推理实现芯片物理布局的高效优化。该模型与代码已开源，并将集成在openDACS v2.0中，实现完整的开源芯片物理布局流程。

7、开源发布: 面向PCB的器件自动布局工具

徐宁： 武汉理工大学

发布摘要:

随着表面贴装技术的发展和元件尺寸的缩小, PCB板的集成度越来越高,增加了PCB的设计难度和研发投入。PCB上元件的布局主要是由人工完成,尚无成熟有效的自动布局算法。通过对PCB的布局特点进行分析研究，针对不规则布局边界，满足布局约束，开发了一个面向中小规模的PCB自动布局工具，将集成在openDACS v2.0中。

三、Pannel：开源EDA激励机制

在Pannel环节，openDACS工作委员会联合主任何均宏和各位核心贡献者、论坛与会专家一道，共同讨论开源EDA的发展和激励机制。在高校核心贡献者方面，赖晓铮老师提议把工业软件开源教学研究，列入教育部及高校的重点工作之一，才更能得到高校老师的支持。在共性技术基座方面，李宁老师提议加强共性技术规范建设，支持各个开源模块的高效对接、集成和部署。还有其他老师也提出有益建议，得到各位专家的赞同，何均宏也代表工委会表示持续关注和推进这些重要的建议。

openDACS现场核心贡献者和论坛与会专家合影：罗国杰（左四）、储著飞（左五）、徐宁（左六）、李华伟（左七）、赖晓铮（左八）、何均宏（右一）