[资料]

基于setup来讨论下源同步master接口的设计问题

2022-6-21 17:38:18 5447 SPI接口 Nand flash 寄存器

0 1、源同步接口设计之master篇源同步接口在设计中十分常见，例如SPI接口，async NAND FLASH接口。这类接口的时钟由master生成，并经过IO发送到slave中。对master的第一级寄存器来说，有着一段非常长的launch path（如图1.1所示）：时钟源S点到IO clk_o -> clk_o到reg1/clk ->reg1/clk到IO data_i -> data_i到reg0/D，如红色曲线，而capture path（时钟源S点到reg0/clk）相对比较短，如蓝色曲线。对于launch比较长，capture path比较短的路径，hold一般都不会有什么问题。但是setup就不一样了，launch path太长，则有可能导致下面公式不满足，从而带来setup违例。源同步接口设计1 master篇.pdf (352.33 KB, 下载次数: 0 ) 原作者：七点班车 4
举报淘帖0 只看该作者相关推荐 • 基于setup来讨论下源同步slave接口的设计问题 4129 • 今年电源题类型讨论，大家来讨论下会出什么方向的题目呢 1936 • FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口 5772 • 什么是源同步接口？ 3550 • ETD第14期SDR源同步接口时序约束方法视频出炉了！ 2269 • FPGA沙龙：SDR源同步接口时序约束方法沙龙精彩内容回顾！ 7947 • ETD第14期：SDR源同步接口时序约束方法 4946 • 源同步时序系统之基本结构 3848 • 本人小白，请教什么是源同步接口？ 5261 • MCU的测试方法有哪些？大家来讨论下 4524