[问答]

小白真诚求教：FPGA vivado综合问题，寄存器资源占用太多？例化模块过大？还是其他什么原因？

20743 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 有大佬知道这个代码为什么在vivado上综合不出来吗，代码逻辑上没什么问题，modelsim上也能跑通，只是综合不出来。例化的两个子模块只是简单的加法（+1），赋值，和按位或运算，整体也不是很复杂，只是寄存器多一些，选择的器件资源够用，为什么会综合不出来呢？ /*******************************************************************************************************/ module judge_unit( input clk, input rst_n, input[1614(32+3)-1:0] index_to_q_unit, input[9215:0] vout, input judge, output finish, output reg flag_out ); wire[255:0] flag_r; wire flag; reg[1:0] count_judge; wire[1427-1:0] index_judge0; wire[1427-1:0] index_judge1; wire[1427-1:0] index_judge2; wire[1427-1:0] index_judge3; wire[641427-1:0] ex_index_judge0; wire[641427-1:0] ex_index_judge1; wire[641427-1:0] ex_index_judge2; wire[641427-1:0] ex_index_judge3; assign ex_index_judge0[1427-1:0]=index_judge0; // assign ex_index_judge1[1427-1:0]=index_judge1; // 0 assign ex_index_judge2[1427-1:0]=index_judge2; // assign ex_index_judge3[1427-1:0]=index_judge3; // assign index_judge0=index_to_q_unit[count_judge414(32+3)+814+:2714]; assign index_judge1=index_to_q_unit[count_judge414(32+3)+14(32+3)+814+:2714]; assign index_judge2=index_to_q_unit[count_judge414(32+3)+214(32+3)+814+:2714]; assign index_judge3=index_to_q_unit[count_judge414(32+3)+314(32+3)+814+:2714]; generate genvar i; for(i=1;i<64;i=i+1) begin:judge_extend part_add1 x0(ex_index_judge0[(i-1)1427+:1427],ex_index_judge0[i1427+:1427]); part_add1 x1(ex_index_judge1[(i-1)1427+:1427],ex_index_judge1[i1427+:1427]); part_add1 x2(ex_index_judge2[(i-1)1427+:1427],ex_index_judge2[i1427+:1427]); part_add1 x3(ex_index_judge3[(i-1)1427+:1427],ex_index_judge3[i1427+:1427]); end endgenerate generate genvar a; for(a=0;a<64;a=a+1) begin:flag_r_0 add_judge_r y0(vout,ex_index_judge0[a1427+:1427],flag_r[a]); end endgenerate generate genvar b; for(b=0;b<64;b=b+1) begin:flag_r_1 add_judge_r y1(vout,ex_index_judge1[b1427+:1427],flag_r[64+b]); end endgenerate generate genvar c; for(c=0;c<64;c=c+1) begin:flag_r_2 add_judge_r y2(vout,ex_index_judge2[c1427+:1427],flag_r[128+c]); end endgenerate generate genvar d; for(d=0;d<64;d=d+1) begin:flag_r_3 add_judge_r y3(vout,ex_index_judge3[d1427+:1427],flag_r[192+d]); end endgenerate assign flag=\|flag_r; assign finish=(count_judge==2'b11)\|flag; always@(posedge clk or negedge rst_n) if(!rst_n) flag_out<=0; else if(finish) flag_out<=~flag; always@(posedge clk or negedge rst_n) if(!rst_n) count_judge<=0; else if(finish) count_judge<=0; else if(judge) count_judge<=count_judge+1'b1; endmodule /********************************子模块1*************************/ module part_add1( input [1427-1:0] index_to_q, output[1427-1:0] index_to_q_add1 ); generate genvar i; for(i=0;i<27;i=i+1) begin:part_add assign index_to_q_add1[14i+:8]=index_to_q[14i+:8]+1'b1; assign index_to_q_add1[14i+8+:6]=index_to_q[14i+8+:6]; end endgenerate endmodule /*************************子模块2************************/ module add_judge_r( input[9215:0] vout, input[1427-1:0] index_judge_in, output reg flag ); integer j; always@() begin flag=0; for(j=0;j<27;j=j+1) flag=flag\|vout[index_judge_in[j14+:14]]; end endmodule 0
2022-5-19 20:09:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报王子龙相关推荐 • vivado如何查看各个模块的资源占用情况？ 4552 • Vivado如何查看各子模块的资源占用 2373 • Altera Cyclone V芯片的综合问题 4244 • AD7779 SPI模式写寄存器失败是什么原因引起的？ 241 • 模块例化错误 4661 • 当片占用太多时，VDMA MM2S停止怎么解决？ 1272 • vivado 2018.1 综合失败且不报错、不生成runme.log日志文件，求大神帮忙 1381 • AD9777上电配置寄存器时，电流有瞬变现象是什么原因？ 259 • NI提供的modbus工具包功能测试结果，但是读线圈读不回来，写多个寄存器也只能写进去起始地址那个是什么原因呢？ 5432 • CH438硬件复位寄存器读取不正常怎么处理？ 383 1个回答

答案对人有帮助，有参考价值 0 代码逻辑的确没问题。不过你不觉得数据那么大的位宽，还配那么长的for循环，有点“过分”了吗？

2022-5-20 11:46:57 1 评论举报辛一 1 条评论辛一 2022-5-20 14:22 试了一下，应该能综合出来，只是时间比较久。i7+16GB内存至少要跑1小时，内存都吃满了。综合结果来看，占的FPGA资源也超标了。赞回复举报