完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
一、总线矩阵
1、STM32F4多层总线矩阵结构 如上图所示,STM32F2/F4 器件集成了多主/多从架构,其特点是主设备和从设备通过多层总线矩阵相连接,即使在多个高速外设同时工作时也能确保并行存取和高效操作。 AHB 主设备:能够启动读写操作的总线主设备。在一个定义的时间段内,仅有一个主设 备能够获取总线所有权。分别为: – Cortex™-Mx 内核 I-bus – Cortex™-Mx 内核 D-bus – Cortex™-Mx 内核 S-bus – DMA1 存储器端口总线 – DMA2 存储器端口总线 – DMA2 外设端口总线 – 以太网专用 DMA 总线 – 高速 USB 专用 DMA 总线 AHB 从设备:能够启动读写操作的总线主设备。在一个定义的时间段内,仅有一个主设 备能够获取总线所有权。分别为: – 内部 Flash ICode 总线 – 内部 Flash DCode 总线 – 内部主 SRAM1 – 内部辅 SRAM2 – 内部辅 SRAM3 – AHB1 外设 (包括 AHB-to-APB 总线桥和 APB 外设) – AHB2 外设 – AHB3 外设 (FSMC) AHB 仲裁器:总线仲裁器保证在同一时刻仅有一个主设备可以进行读或写操作。 2、总线仲裁策略 当多个 AHB 主设备试图同时访问同一个 AHB 从设备时,总线矩阵仲裁器介入以解决访问冲突。 五个主设备同时试图访问 SRAM1,如下图: 如果本次最后赢得总线控制权的主设备是 CPU,则在下一次访问中。DMA1 将赢得总线控制权并首先访问 SRAM1,CPU 随后方可有权访问 SRAM1,这就是STM32F4的循环调度优先级方案。同时表明,一个主设备的传输延时取决于请求访问 AHB 从设备的其他等待主设备的数量。 |
|
|
|
只有小组成员才能发言,加入小组>>
3278 浏览 9 评论
2955 浏览 16 评论
3455 浏览 1 评论
8987 浏览 16 评论
4050 浏览 18 评论
1102浏览 3评论
570浏览 2评论
const uint16_t Tab[10]={0}; const uint16_t *p; p = Tab;//报错是怎么回事?
568浏览 2评论
用NUC131单片机UART3作为打印口,但printf没有输出东西是什么原因?
2301浏览 2评论
NUC980DK61YC启动随机性出现Err-DDR是为什么?
1857浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 04:11 , Processed in 1.078213 second(s), Total 49, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号