发帖

[经验]

【FPGA设计实例】FPGA跨越多时钟域

2012-3-19 15:16:20

4586 多时钟域

0

跨越时钟域

FPGA设计中可以使用多个时钟。每个时钟形成一个FPGA内部时钟域“，如果需要在另一个时钟域的时钟域产生一个信号，需要特别小心。

隧道四部分

第1部分：过路处。
第2部分：道口标志
第3部分：穿越任务
第4部分：数据总线道口

顺便说一句，学习约metastablity（或为什么这么多的辛勤工作是需要跨时钟域），检查下面的链接

完整资料：

游客
，如果您要查看本帖隐藏内容请回复

只看该作者 淘帖0 举报

相关推荐

9 条评论

只看该作者

389517 2012-3-20 01:00:36

这个是好像东西，谢谢分享

赞回复

213715 2012-3-22 09:10:03

学习观摩

赞回复

rectinajh 2012-4-26 22:03:32

好东西，分享佛纳甘

赞回复

edisonwyl 2012-4-27 20:30:30

看看，谢谢

赞回复

zhangjia5871688 2012-4-28 09:12:25

这个是参赛作品吗

赞回复

andyskyboy 2012-8-31 13:48:49

谢谢楼主分享。。。。

赞回复

672585 2012-9-1 08:29:40

mark yi xia

赞回复

冯军 2012-9-4 11:20:26

budong

赞回复

stat 2013-1-29 11:41:53

楼主威武

赞回复

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

热门帖

新技术VPX VME64总线介绍

3195 浏览 71 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航