完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3701
|
|
|
相关推荐
4个回答
|
|
|
学习FPGA设计主要就是学习规范的写状态机，写出的状态机要没有时序问题，时序逻辑、组合逻辑分开，3段式状态机，这个是基础，其他那些书上的东西都是瞎扯，好多都根本用不上，会状态机后什么都好说了，就是个垒代码的过程了。希望没入门或刚入门的好好读我这段话，日后就明白了。
|
|
|
|
|
|
先学习基本的Verilog HDL或者VHDL 语言，能灵活使用Modelsim仿真，掌握基本的语法；
学习使用开发环境，如ISE 或者quartus. 熟悉xilinx 或者quartus的FPGA的硬件资源，如时钟，BRAM等，理解其基本结构。 编写基本的简单代码，先综合完全通过。 继续编写复杂一点的程序，综合后的结构是否和设计的一致,什么是优先级的设计，什么是并行设计,什么情况下使用时序逻辑，什么使用组合逻辑， 能够解决一些基本的，根据警告信息或者错误提示，进行合理的更改，提出解决办法。 时钟同步，FIFO，DCM，各种基本的IPCORE；复杂的GTX,GTH等。 耐心阅读供应商的提供的各种英文原版文档，这样你能系统深入的理解各种情况，能够使你思路清楚，遇到什么情况，是什么原因，知识上更加系统；主要是耐心严谨的阅读文档和实践相结合。 |
|
|
|
|
|
llllllllllllllllllllllllllllllllllllllllll
|
|
|
|
|
|
学习啦！
|
|
|
2012-7-9 20:36:17
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
221 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
357 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
910 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
562 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
563 浏览 0 评论
4553 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3616
