FPGA设计时序约束指南【赛灵思工程师力作】

FPGA

`为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。
在 FPGA 设计中主要有四种类型的时序约束：PERIOD、OFFSET IN、OFFSET OUT 以及 FROM: TO（多周期）约束。

赛灵思FPGA设计时序约束指南

游客
，如果您要查看本帖隐藏内容请回复

`

absd180 · 2014-5-8 02:07:58

看看，有没有用

叶零 · 2014-5-8 09:02:24

多多学习，开卷必有益啊。

haiqing huang · 2014-5-8 15:19:08

谢谢楼主分享，下来看看学习

shuisxians · 2014-5-8 17:49:29

非常感谢楼主的分享！

聂云杰 · 2014-5-9 17:09:19

dddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddd

wanshiclt · 2014-5-12 23:07:05

希望能够参考

larssix · 2014-5-13 09:12:23

好东东了！我要好好学习。

秦起伟 · 2014-5-13 20:51:32

ISE学起来好难啊

bjc125 · 2014-5-14 16:18:33

好东西呵呵

齐达内 · 2014-5-20 09:50:01

dddddddddddddddddddddddd

慕一 · 2014-5-20 13:23:39

好啊好啊，学习学习

fpga539 · 2014-5-20 20:59:42

好东西，当然要学习

桑杨 · 2014-5-21 00:07:07

真的很有用!

王力 · 2014-5-21 00:15:17

谢谢分享啊，谢谢

随风而逝快快快 · 2014-5-22 10:04:00

赛灵思没用过呢

h1654156193.6116 · 2014-5-22 11:20:15

回复看内容，学习一下

天明天涯 · 2014-5-22 18:29:20

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

蓓福 · 2014-5-23 19:49:48

我也想好好看看，真的很管用哦，

天明天涯 · 2014-5-24 14:17:01

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

FrancisBing · 2014-5-24 20:16:22

新人。。。。学习一下

搜索历史

FPGA设计时序约束指南【赛灵思工程师力作】

相关推荐

499 条评论

评论

精选推荐

热门帖

站长推荐 /6