LVDS技术有哪些显著优势呢

　　随着集成电路技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。本文介绍了串行通信的基本理论；综述了EDA技术的发展概况，介绍了MAX+PLUSll软件；熟悉Intel8251基本结构和工作原理；最后设计仿真了Intel8251的顶级功能模块和子功能模块。
　　由于接收器采用高输入阻抗和发送驱动器比RS-232更强的驱动能力，故RS-422允许在相同传输线上连接多个接收节点，最多可接10个节点。即一个主设备（Master），其余为从设备（Slave），从设备之间不能通信，所以RS-422支持点对多的双向通信。RS-422四线接口由于采用单独的发送和接收通道，因此不必控制数据方向，各装置之间任何必须的信号交换均可以按软件方式（XON汉OFF握手）或硬件方式（一对单独的双绞线）实现。
　　RS-422的最大传输距离为4000英尺（约1200米），最大传输速率为10Mb/s。其平衡双绞线的长度与传输速率成反比在100kb/s速率以下刁一可能达到最大传输距离。
　　（3）RS-485串行接口
　　为扩展应用范围，EIA在RS-422的基础上制定了RS-485标准，增加了多点、双向通信能力，通常在要求通信距离为几十米至上千米时，广泛采用RS-485收发器。
　　RS-485许多电气规定与RS-422相仿。如都采用平衡传输方式、都需要在传输线上接终端电阻等。RS-485可以采用二线与四线方式，二线制可实现真正的多点双向通信。而采用四线连接时，与RS-422一样只能实现点对多的通信，即只能有一个主（Master）设备，其余为从设备，但它比RS一422有改进，无论四线还是二线连接方式总线上可连接多达32个设备，SIPEX公司新推出的SP485R最多可支持400个节点。
　　RS-485与RS-422的共模输出电压是不同的。RS-485共模输出电压在-7V至+l2V之间，RS-422在-7V至+7V之间，RS-485接收器最小输入阻抗为12k;RS-422是4k;RS-485满足所有RS-422的规范，所以RS-485的驱动器可以用在RS-422网络中应用。但RS-422的驱动器并不完全适用于RS-485网络。
　　RS-232串行接口属于个人计算机（PC）及电信应用领域中最为成功的串行数据标准;而RS-422和RS-485串行接口则是工业应用领域中最为成功的串行数据标准。由于可减少布线成本并实现较长的传输距离，RS-422和RS-485串行接口被广泛应用于汽车电子设备、销售点终端（POs）、工业控制、仪器仪表、局域网、蜂窝基站及电信领域，较高的输入电阻允许多个节点连至总线上。由于该类电路的优异性能，国外市场上目前己经出现了种类繁多的同类电路。几乎国际上几家大的集成电路开发公司都有相关产品，产品型号不胜枚举。但大多为双极工艺制造，采用CMOS工艺制作的产品还不多。
　　（4）LVDS
　　在被称为信息时代的今天，为适应信息化的高速发展，高速处理器、多媒体、虚拟现实以及网络技术对信号的带宽要求越来越大，多信道应用日益普及，所需传送的数据量越来越大，速度越来越快，l0Mbps的速率已然不能满足现代计算机之间高速互联的要求。因此采用新的技术解决I/O接口问题成为必然趋势，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。
　　LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS的全称为Low Voltage Differential Signal，即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TI/EIA的ANSI/TIA/EIA-644标准，另一个是IEEEI596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确规定。LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低;其传输介质可以是铜质的PCB连线，也可以是平衡电缆。标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。
　　LVDS技术之所以能够解决目前物理层接口的瓶颈，正是由于其在速度、噪声、EMI、功耗、成本等方面的优点：
　　①高速传输能力：LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速驱动，例如：对于点到点的连接，传输速率可达800MbPs;对于多点互连FR4背板，十块卡作为负载插入总线，传输速率可达400Mbps。
　　②低噪声：LVDS产生的电磁干扰低。这是因为低电压摆幅、低边沿速率、奇模式差分信号以及恒流驱动器的Iss尖峰只产生很低的辐射。在传输线上流过大小相等、极性相反的电流，电流在该线对内返回，使面积很小的电流回路产生最低的电磁干扰。当差分传输线紧藕合时，串入的信号是作为共模电压出现在接收器输入的共模噪声中，差分接收器只响应正负输入之差。因此当噪声同时出现在2个输入中时，差分信号的幅度并不受影响。共模噪声抑制也同样适用于其它噪声源，比如电源波动、衬底噪声和接地回跳等。
　　③低功耗：LVDS器件是用CMOS工艺实现的，这就提供了低的静态功耗。同时LVDS使用恒定电流源驱动器，随着工作频率的增加，其电源电流仍然保持平坦，而CMOS和TTL技术的电源电流则随频率增加而呈指数上升。因此，恒定电流驱动模式大大减少了LVDS的功耗。从对负载功率的计算（3.5mA电流乘以100欧终端电阻上的350mV压降）可看到LVDS仅有1.2mW的功耗。作为对比，TTL在负载电阻上有1V压降，负载电流为40mA，因而负载功耗为40mW。
　　④节省成本：LVDS器件采用经济的CMOS工艺制造，用低成本的电缆线和连接器件就可以达到很高的速率。由于功耗较低，电源，风扇等其他散热开销就大大降低。LVDS产生极低的噪声，噪声控制和EMI等问题迎刃而解。与并行连接相比，可以减少大量的电缆，连接器和面积费用。
　　⑤集成能力强：由于可在标准CMOS工艺中实现高速LVDS，因此用LVDS模拟电路集成复杂的数字功能是非常有利的。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。较窄的链路大大减少了引脚数量和链路的总费用。差分信号能承受高电平的切换噪声，因而能用大规模数字电路进行可靠的集成。恒定电流的输出模式使LVDS只产生很低的噪声，因此能实现完整的芯片接口系统。
　　目前LVDS技术在传输距离上有其局限性，一般应用在20m以下。
　　LVDS的显著优势使得其应用范围远远超过那些传统器件，标准LVDS产品可广泛应用于计算机、通讯、消费电子、显示等领域。LVDS拥有低噪声的特色，最适用于笔记掌上型计算机的液晶显示器。平板显示器链接需要将大量的显示数据从笔记本计算机传送到平板显示器。美国国家半导体公司（NSC）和日本几家笔记本电脑生产商合作定义了FPD-Link标准用于平板显示器的链接，并生产出使用LVDS方式传输的样片。此外，NSC公司还建立基于LVDS的低摆幅差分信号标准RSDS，该标准将LVDS的性能特点应用到平板显示器的列驱动电路与TCON的芯片的连接上。它在功耗、噪声等方面有进一步改善，为LVDS在显示技术领域的应用提供了新的机遇。
　　高速串行通信也是LVDS最引人注目的应用之一。为实现并行数据并串及串并转换功能，德州仪器公司（TI）日前宣布推出一系列新型通用多芯片组器件，该系列器件充分发挥了TI在数据传输技术方面的设计经验和优势。就低电压差分信号（LVDS）链路数据传输而言，新系列产品是业界用途最为广泛的数据并串、串并转换器解决方案。采用该解决方案，设计人员不仅能将电线或电路板走线的数量减少一半以上，而且可将数据传输距离提高10倍。与其它串并转换器解决方案不同，MuxIt系列产品可高度适应各种总线宽度和速度，应用领域包括电信、打印/复印机、视频成像和消费类产业等。
　　目前，LVDS技术日益受到中国电路设计工程师的重视，LVDS应用前景广阔，在国内的发展非常迅猛。例如银河巨型机的高速互连传输中就采用了LVDS技术。但是国内使用的基本上都是国外厂商提供的成品，几乎没有自主设计的LVDS核心电路和芯片。令人欣慰的是，国内现在己经有几家公司正在研发LVDS核心电路和芯片。
　　2.3.2 串行通信软件协议
　　目前，采用的通信协议有两类：异步协议和同步协议。同步协议又有面向字符和面向比特两大类。
　　2.3.2.1 异步通信协议
　　异步通信协议中常用的是起止式异步协议，SCI软核中采用的就是这种协议。
　　起止式异步协议的特点是一个字符一个字符传输，并且传送一个字符总是以起始位开始，以停止位结束，字符之间没有固定的时间间隔要求。其格式如图2-2所示。每一个字符的前面都有一位起始位（低电平，逻辑值0），后面是字符数据位，接着字符后面是一位校验位（也可以没有校验位），最后是一位、或一位半、或二位停止位，停止位后面是不定长度的空闲位。停止位和空闲位都规定为高电平（逻辑值），这样就保证起始位开始处一定有一个下降沿。
　　这种格式是靠起始位和停止位来实现字符的界定或同步的，故称为起始式协议。传送时，数据的低位在前，高位在后。
　　起始位实际上是作为联络信号附加进来的，当它变为低电平时，告诉收方传送开始。它的到来，表示下面是数据位，要准备接收。而停止位标志一个字符的结束，它的出现，表示一个字符传送完毕。这样就为通信双方提供了何时开始收发，何时结束的标志。传送开始前，发收双方把所采用的起止式格式（包括字符的数据位长度，停止位位数，有无校验位以及是奇校验还是偶校验等）和数据传输速率作统一规定。传送开始后，接收设备不断地检测传输线，看是否有起始位到来。当收到一系列的“1”（停止位或空闲位）之后，检测到一个下降沿，说明起始位出现，起始位经确认后，就开始接收所规定的数据位和奇偶校验位以及停止位。经过处理将停止位去掉，把数据位拼装成一个并行字节，并且经校验后，无奇偶错才算正确的接收一个字符。一个字符接收完毕，接收设备有继续测试传输线，监视“0”电平的到来和下一个字符的开始，直到全部数据传送完毕。
　　由上述工作过程可看到，异步通信是按字符传输的，每传输一个字符，就用起始位来通知收方，以此来重新核对收发双方同步。若接收设备和发送设备两者的时钟频率略有偏差，这也不会因偏差的累积而导致错位，加之字符之间的空闲位也为这种偏差提供一种缓冲，所以异步串行通信的可靠性高。但由于要在每个字符的前后加上起始位和停止位这样一些附加位，使得传输效率变低了。因此，起止协议一般用在数据速率较慢的场合。在高速传送时，一般要采用同步协议。
　　2.3.2.2 同步通信协议
　　（1）面向字符的同步协议
　　面向字符的同步协议的典型代表是IBM公司的二进制同步通信协议。它的特点是一次传送由若干个字符组成的数据块，而不是只传送一个字符，并规定了10个字符作为这个数据块的开头与结束标志以及整个传输过程的控制信息，它们也叫做通信控制字。由于被传送的数据块是由字符组成，故被称作面向字符的协议。
　　如图2-3所示，数据块的前后都加了几个特定字符。SYN是同步字符（Synchronous Character），每一帧开始处都有SYN，加一个SYN的称单同步，加两个SYN的称双同步。设置同步字符是起联络作用，传送数据时，接收端不断检测，一旦出现同步字符，就知道是一帧开始了。接着的SOH是序始字符（Start Of Header），它表示标题的开始。标题中包括源地址、目的地址和路由指示等信息。STX是文始字符（Start Of Text），它标志着传送的正文（数据块）开始。数据块就是被传送的正文内容，由多个字符组成。数据块后面是组终字符ETB（End Of Transmission Block）或文终字符ETX（End Of Text），其中ETB用在正文很长、需要分成若干个分数据块、分别在不同帧中发送的场合，这时在每个分数据块后面用文终字符ETX。一帧的最后是校验码，它对从SOH开始到ETX或ETB字段进行校验，校验方式可以是奇偶校验或CRC校验。
　　（2）面向比特的同步协议
　　面向比特的协议中最具有代表性的是BIM的同步数据链路控制规程SDLC（Synchronous Data Link Control），国际标准化组织ISO（International Standard Organization）的高级数据链路控制规程HDLC（High Level Data Link Control），美国国家标准协会（American National Standard Constitute）的先进数据通信规程ADCCP（Advanced Data Communication Control Procedure）。这些协议的特点是所传输的一帧数据可以是任意位，而且它是靠约定的位组合模式，而不是靠特定字符来标志帧的开始和结束，故称“面向比特”的协议。这中协议的一般帧格式如图2-4所示：
　　SDLC/HDLC的一帧信息包括以下几个场（Filed），所有场都是从有效位开始传送。
　　（1）SDLC/HDLC标志字符：SDLC/HDLC协议规定，所有信息传输必须以一个标志字符开始，且以同一个字符结束。这个标志字符是01111110，称标志场（F）。从开始标志到结束标志之间构成一个完整的信息单位，称为一帧 （Frame）。所有的信息是以帧的形式传输的，而标志字符提供了每一帧的边界。接收端可以通过搜索“01111110”来探知帧的开头和结束，以此建立帧同步。
　　（2）地址场和控制场：在标志场之后，可以有一个地址场A（Address）和一个控制场C（Control）。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位或16位。接收方必须检查每个地址字节的第一位，如果为“0”，则后面跟着另一个地址字节;若为“1”，则该字节就是最后一个地址字节。同理，如果控制场第一个字节的第一位为为“0”，则还有第二个控制场字节，否则就只有一个字节。
　　（3）信息场：跟在控制场之后的是信息场（Information）。I场包含有要传送的数据，并不是每一帧都必须有信息场。即数据场可以为O，当它为O时，则这一帧主要是控制命令。
　　（4）帧校验信息：紧跟在信息场之后的是两字节的帧校验，帧校验场称为Fe（Frame Check）场或称为帧校验序列FCS（Frame Cheek Sequence）。SDLC/HDLC均采用16位循环冗余校验码CRC（Cyclic Redundancy Code）。除了标志场和自动插入的“0”以外，所有的信息都参加CRC计算。