怎样去设计一种基于IWR1642芯片的板载天线呢

　　1. 开发板
　　先看看实物图，挺小的一个板子，还没手机面积大。
　　
　　开发板其实挺简单的，框图如下。主芯片就是IWR1642，围绕这个芯片做了板上的天线、配置程序的flash、晶振、电压、接口、按钮等。USB接口用于与上位机连接，60-pin的高速的板间接口，用于和另外的板子进行数据传输，另外还有车载应用最多的CAN接口。
　　
　　有3个配置程序用的跳帽需要说明下，盖上跳帽为1，拔掉为0。功能如下：
　　2. 板载天线
　　该开发板上有4个接收天线，2个发射天线，可以形成8个接收通道。天线峰值增益为》 9 dBi，工作频段为76 ~ 81 GHz。天线增益的峰值输出功率小于55 dBm EIRP，符合欧洲法规要求。TI公司最新的芯片把天线也集成到了芯片内部，这样虽然节省了设计天线的成本，但是天线放芯片里面性能肯定会下降的，而且也没了灵活性。
　　注：等效全向辐射功率（Effective Isotropic Radiated Power， EIRP）计算公式为：
　　EIRP=P-L+G（以对数dB计算）
　　其中P（单位：dBm）为发射机的发射功率，L（单位：dBm）为发射机输出端到天线馈源之间的损耗，G（单位：dBi）为天线的发射增益。
　　
　　天线的方向图如下：
　　
　　
　　3. 芯片内部架构
　　该芯片的集成度非常之高。AWR1642是一个高度集成的SoC，是芯片级的77-GHz雷达系统设备，芯片内部包括两个发射四个接收链（这个很牛，几十GHz的射频电路竟然集成到了芯片里面）、预处理模块、一个主频600MHz的用户可编程C674x DSP、一个主频200MHz的用户可编程ARM Cortex-R4F处理器，该设备支持大RF带宽，覆盖76-77GHz和77-81GHz频段。如下图所示，该设备包括四个主要子系统：射频/模拟子系统、无线电处理器子系统、DSP子系统和主控子系统。
　　
　　3.1射频/模拟子系统
　　射频/模拟子系统包括：合成器、功率放大器（PAs）、低噪声放大器（LNAs）、混频器、中频（IF）链路和模数转换器（ADC）。除此以外该子系统还包括晶体振荡器、温度传感器、电压监视器和一个通用低采样率的ADC。AWR1642设备使用一个复杂的基带结构，并提供同相（I通道）和正交（Q通道） 输出。
　　3.2无线电处理器子系统
　　无线电处理器子系统（也称为内建自测［BIST］子系统）包括数字前端、斜坡发生器和一个内部处理器，用于控制和配置低级射频/模拟和斜坡发生器寄存器，这些寄存器配置信息来自主控子系统或DSP子系统的的应用程序编程接口（API）消息。（注：此无线电处理器为TI公司编程，负责射频校准和BIST/监测功能，该处理器不能直接供用户编程使用。）数字前端负责对原始sigmadelta ADC输出进行过滤和抽取，并以可改变的采样率提供最终的ADC采样数据。这个子系统其实起对中频接收信号进行预处理和对发射信号进行调制的功能。调频斜率最大100MHz/us。
　　3.3 DSP子系统
　　DSP子系统包括一个TI C674x DSP，频率为600MHz，用于雷达信号处理，通常是处理的是从原始ADC数据的处理直到目标检测完毕输出结果。这个DSP是用户可编程的，有充分的灵活性时，可以跑专业雷达信号处理算法。下图是DSP运算一些基础算法的性能。
　　
　　3.4 主控子系统
　　主子系统包括ARM的Cortex-R4F处理器，主频为200 MHz，也是用户可编程。该处理器控制整个芯片的总体操作，把控通信接口，并可实现更高层次的算法，如对象分类和跟踪。如果需要，这个处理器可以运行汽车开放系统架构（AUTOSAR）。
　　3.5 芯片内部的内存
　　DSP的1级缓存和2级缓存的容量和用途是定死的，ARM的内存比DSP灵活一些，但是最好按典型使用，448kB的专用内存，分为TCMA （256kB）及TCMB （192kB）。虽然完整的448kB内存是统一的，可用于指令或数据，但典型的应用程序使用TCMA作为指令内存，TCMB作为数据内存。所以比较灵活的就是L3，可以给ARM共享512KB的内存（以128KB为增量），L3用于存储雷达立方数据。感觉DSP的内存有点小了。
　　
　　4. 雷达前端监测功能
　　该芯片包括先进的内置电路，用于射频和模拟前端的芯片监测。运行TI公司固件的专用无线电处理器（延迟锁步）核心有助于简化应用程序开发。AWR1642支持以下前端诊断和监测功能：
　　调频合成监视器；
　　TX输出功率监测器；
　　基于RF回环的噪声图、增益不平衡和相位不平衡监测；
　　RX饱和度监测；
　　基于IF环路的IF放大器（IFA）滤波衰减监视器；
　　Ball-break监视器；
　　温度传感器。