[问答]

怎么实现高速采样保持电路的设计？

问答对人有帮助，内容完整，我也想知道答案 0 怎么实现高速采样保持电路的设计？ 0
2021-10-11 07:42:17　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans 该类别下有 7 个回答。邀请回答 heks 该类别下有 7 个回答。邀请回答飞雪9366 该类别下有 6 个回答。邀请回答冰箱洗衣机该类别下有 6 个回答。邀请回答 chm5 该类别下有 6 个回答。邀请回答 lifei639156 该类别下有 6 个回答。邀请回答 szj0213 该类别下有 6 个回答。邀请回答 60user103 该类别下有 6 个回答。邀请回答细水爱长流该类别下有 6 个回答。邀请回答 dsgfa 该类别下有 6 个回答。邀请回答深海零下一度1 该类别下有 6 个回答。邀请回答 mingodong 该类别下有 6 个回答。邀请回答 h1654155199.5148 该类别下有 6 个回答。邀请回答 ZQW发烧友该类别下有 6 个回答。邀请回答安立路该类别下有 6 个回答。邀请回答国名英雄XXX 该类别下有 6 个回答。邀请回答名士流该类别下有 5 个回答。邀请回答 dfasda 该类别下有 5 个回答。邀请回答 douyin8 该类别下有 5 个回答。邀请回答 iettke 该类别下有 5 个回答。邀请回答举报贾大林相关推荐 • 请问采样保持电路的结构分为哪几种？ 3124 • 如何设计一个适用于12bit流水线ADC采样保持电路？ 2293 • 实现高速AD采样，DA 2559 • 什么是高速并行采样技术？ 1910 • 简易的AD转换器的采样保持电路的模拟开关如何实际 2972 • 场效应管做开关的采样保持电路 5991 • 怎么实现8bit 800Msps高速采样保持电路的设计？ 1200 • 怎么实现高速扫描采样单片机与PC机接口板的设计？ 1092 • 请问采样保持芯片AD783的ONE-SHOT是什么电路 8913 • 一种基于视频处理系统的12位25MS／s低功耗采样保持电路介绍 1785 1个回答

答案对人有帮助，有参考价值 0 引言影响接收机速度、性能的一个重要电路单元AD转换部分就显得愈发重要。影响接收机速度、性能的一个重要电路单元AD转换部分是非常重要的，而AD转换前端的采样保持电路又直接关系到AD芯片的转换速度和精确度。近年来，随着超宽带技术的不断发展，接收信号的带宽宽，变化快，给采样系统提出了更高的要求。也要求有高速的采样保持电路为AD芯片做采样前的信号处理，做到尽可能快速地采样到信号，并且尽可能长时间地保持住信号电平值。本文首先对采样保持电路的原理进行阐述，分析影响采样保持电路性能的一些主要因素，采样保持电路的主要技术指标，然后阐述一些常用的采样保持电路结构。采样保持电路原理采样保持电路能够跟踪或者保持输入模拟信号的电平值，在理想状况下，处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接收保持命令的瞬间的输入信号电平值。一个典型的采样保持电路模型如图所示。当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，电容可以在很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集成运放构成的信号跟随电路，所以输出信号基本保持为断开瞬间的信号电平值。采样保持电路的主要技术指标采样保持电路有采样和保持两种工作状态，这两种工作状态对于电路的性能，整个AD转换部分性能都有很大的影响。在这两种不同的模式下，电路的特点也是有一定的差别的，下面根据采样保持电路两种不同的工作状态来分析其主要技术指标。采样状态下的主要技术指标（1）偏移电压，是指在采样模式下，当输入端电压为零时，输出端的输出电压值。为了保证AD转换芯片能够准确地采样，偏移电压的值应该满足下式： Vof是偏移电压，Vfs是AD芯片的满量程电压，n是AD芯片的位数。（2）最大变化频率。是指在采样模式下，输出电压最高的变化频率。这个频率受到保持电容容值大小的影响，对系统的工作频率有一定的限制作用。保持状态下的主要技术指标（1）降压速率：是指在保持模式下，输出端的输出电压值随输入时间变化的速率。降压速率满足下式： Vc是电容两端的电压值，Ic是流经电容的电流值，Ch是保持电容的容值。（2）馈通衰减量，是指在保持模式下，输入信号的电压值到经过采样保持电路后，在输出端输出时的减少量。为了使AD芯片能够准确地采样出信号，馈通衰减量小于AD芯片的最低有效位LSB的一半状态转换时的主要技术指标（1）采样时间，是指电路由保持状态切换为采样状态时，获取输入信号电压所需的最大事件。（2）孔径延迟，是指当电路由采样状态变为保持状态时，电容由充电开始，到电压稳定所经历的时间。孔径延迟是一个十分重要的技术指标，其直接影响着采样的速率和精确度。影响采样保持电路性能的主要因素一个简化的采样保持电路模型如图所示：由简化了的采样电路模型可以看出，一个采样保持电路由输入、输出端口，切换开关以及保持电容等几个部分组成。因此，对其性能的影响也主要体现在以下几个方面：（1）首先，保持电容的容值，采样保持电路的保持电容值要根据实际应用综合考虑。如果容值比较小，那么采样过程中的电容的充电时间就较短，就能够较好地跟踪变化频率较高的信号，对前面提到的采样状态下的主要技术指标最大变化频率有很好的提高。但是较小的容值会使电路在保持状态时放电较快，使得保持状态下的降压速率加大，从而影响系统的采样精度。因此，在实际的设计过程中，要结合系统的要求，对保持电容的容值进行仿真优化，达到最佳效果。（2）输入输出端电阻值。输入输出端电阻值对电路性能的影响和保持电容的容值的影响一样，都是基于对电路充放电时间的长短来考虑的。一般情况下，我们希望输入端电阻值越小越好，这样在采样状态下，电容能够比较快速的充电；我们也希望输出端所接电阻值越大越好，这样开关断开电路进入保持状态使系统放电较慢，进而降压速率降低，提高系统的采样精度。（3）采样保持状态切换开关。切换开关的性能也对整个电路有着十分重要的影响。切换开关的导通和关断速度直接影响着采样保持电路的精度。如果开关的切换速度较慢，电路就不能在所需的时间内切换到采样或者保持状态，进而无法满足系统对所接受信号进行取样的要求，使采样到的信号失真。另外，切换开关本身也有孔径延迟，孔径抖动的问题，这些都对电路性能有一定的影响。综上，在设计采样保持电路时，一般在输出端接一个由集成运放构成的信号跟随器。由于运放的输入电阻一般较高，这样电容放电时间较短。在电容的输入端，也可以接集成运放，利用其输出电阻较小的特性，加快充电时间。在切换开关的选取上，尽量选择切换时间短，孔径延迟和孔径抖动都比较小的开关，这样采样保证采样保持电容的性能指标，进而提升系统的采样准确度。对于保持电容的选取，要利用仿真设计软件，对多种容值进行分析设计，达到采样和保持时性能的折中点，满足系统的设计要求。结束一个高速采样保持电路的设计，可以利用一些常用的商用开关和商用集成运放，进而实现性能较好的采样保持电路。模拟输入信号：采样电路输出波形

2021-10-11 15:48:29 评论举报李梁