完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用xc7z020clg400-1开发板,调试UART通信功能,无法绑定引脚,不能生成比特流文件。查询原理图,需要绑定UART引脚,TX引脚为B12,RX引脚为C12
编辑constrs.xdc文件 # UART 1 / rx set_property iostandard "LVCMOS18" [get_ports Rx_Serial] set_property PACKAGE_PIN "C12" [get_ports Rx_Serial] set_property PIO_DIRECtiON "INPUT" [get_ports Rx_Serial] # UART 1 / tx set_property iostandard "LVCMOS18" [get_ports Tx_Serial] set_property PACKAGE_PIN "B12" [get_ports Tx_Serial] set_property PIO_DIRECTION "OUTPUT" [get_ports Tx_Serial] 综合和实现一切顺利,生成比特流文件时报错: 之后又尝试使用GUI选项绑定引脚,发现并没有对应引脚的可选项 请问这是出现了什么问题呢?? |
|
相关推荐
1个回答
|
|
你选择的引脚是PS端(ZYNQ)的MIO引脚,对应接口通常是PS端的UART-1。
通常情况下在zynq勾选相关MIO功能接口之后,无需额外进行xdc约束。(TX是B12,RX是C12) 如果你想通过RTL代码,在PL端强行分配这两个引脚,vivado会报错。 如图所示:
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
362 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1539 浏览 0 评论
448 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1668 浏览 1 评论
505 浏览 0 评论
4461 浏览 99 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-23 11:17 , Processed in 0.957011 second(s), Total 75, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191