精通VerilogHDL语言编程随书光盘资料免费下载

FPGA

本书光盘提供了第15章到第23章的实例完整的Verilog HDL程序代码。为了方便查阅，每章实例都归档在该章相应的文件夹下。所有的实例文件名为：“*.v”，可以用任何文本编辑器打开并进行编辑（例如：Xilinx的ISE集成环境、Altera的QuartusⅡ软件，甚至可以用Windows记事本编辑）。（2）图集：随书光盘中还有本书完整的图片集，可以用很多图片处理软件打开浏览。例如：Windows图片和传真查看器、Windows画图工具等。（3）原理图：光盘中还附带了一个Altera FPGA参考设计原理图，用protel 99SE打开。文中实例都不依赖具体的器件，可以在任何厂家任何系列的FPGA/CPLD下综合使用（如Xilinx、Altera等，只要资源充足），还可以利用Synoposy公司的工艺库影射到ASIC，完全可以当作软IPCore使用，所以不需要实际的硬件。这里顺便提供一个DVB-C信道编/解码器的原理图（如果用来做试验板的话可能不太划算），使用的是Altera公司的Cyclone系列的FPGA（EP1C6）。
第一篇 Verilog HDL 语言设计基础篇.
第1章 VerilogHDL语言设计入门
1．1 HDL发展概述
1．2 与VHDL和C语言的比较
1．3 VerilogHDL语言开发流程
1．4 VerilogHDL程序的基本结构
第2章 VerilogHDL语言要素与表达式
2．1 程序格式
2．2 注释
2．3 间隔符
2．4 数值
2．5 字符串
2．6 标识符
2．7 系统任务和函数
2．8 编译指令
2．9 数据类型
2．10 表达式
第3章行为级建模
3．1 行为级建模的结构
3．2 语句块
第4章结构级建模
4.1模块级建模
4.2门级建模
第5章时序状态机的设计入门与提高
5.1有限状态机(FSM)的分类
5.2有限状态机常用的描述.开发方法
5.3基于状态转移图(STG)的设计
第二篇cVerilogcHDL语言综合原理篇
第6章综合的基本知识
6.1综合的概念
6.2数值集合与数据类型
6.3储值单元的综合原则
第7章VerilogHDL语句的综合
7.1连续赋值(ContinuouscAssignment)语句的综合
7.2过程赋值(ProceduralcAssignment)语句的综合
7.3逻辑运算符的综合
7.4算术运算符的综合
7.5关系运算符(relationalcoperator)的综合

游客
，如果您要查看本帖隐藏内容请回复

侯森 · 2012-2-7 10:45:25

本帖最后由 eehome 于 2013-1-5 09:57 编辑

谢谢版主的贡献我分享个。

a2199@126.com · 2012-2-7 11:08:30

谢谢分享

王小乐 · 2012-2-7 13:19:50

{:soso_e142:}{:soso_e142:}{:soso_e142:}

张楠楠 · 2012-2-7 19:59:53

谢谢版主

游乐 · 2012-2-27 11:31:11

呵呵

付敏敏 · 2012-3-1 18:01:24

好资料要分享

周源 · 2012-3-2 09:09:55

lai kankan

此一时彼一时 · 2012-3-5 22:46:14

顶楼主

杨林 · 2012-3-8 16:23:42

楼主辛苦了，谢谢，先回复再看

韩萌 · 2012-3-17 13:16:42

谢谢楼主

huihuali1986 · 2012-3-19 11:06:33

很好的东西，谢谢楼主了

何波 · 2012-3-23 17:31:30

感谢楼主，资料不错

2012-3-24 08:33:48

感谢

航航 · 2012-3-28 09:39:35

好东西呀！！！！！！！！！！！！！！！！！！！

西北风 · 2012-3-31 19:46:43

Verilog超详细教程

自由星 · 2012-3-31 23:56:16

谢谢楼主

yangyu89 · 2012-4-1 10:14:29

学习一下

赵功 · 2012-4-1 12:38:02

赞一个

2012-4-4 21:08:41

希望可以看

搜索历史

精通VerilogHDL语言编程随书光盘资料免费下载

评分

相关推荐

596 条评论

评论

精选推荐

热门帖

站长推荐 /6