FPGA设计实例--基于FPGA的FIR滤波器

matlab

本帖最后由 eehome 于 2013-1-5 10:08 编辑

方案一：QuartusII中的IP核。但是FIR IP没有破解，放弃。
方案二：用纯硬件描述语言搭建。
基本上分为MAC(乘积累加结构)和DA(分布式结构)。

MAC中具体结构有：
直接型FIR滤波器结构。利用FIR系数对称性特点，先对相应值相加，再做乘积运算，最后累加。该进措施可以是加上流水线结构。
实例：(参考自《EDA技术与Verilog设计》王金明编著)8KHZ采样率，8Bit输入，8Bit输出，11阶低通滤波器，fL=3.4KHZ。利用matlab得到滤波器系数，采用SD编码。tips:SD(signed digit numbers有符号数字量)，通过SD编码可以降低非零元素的数量。SD编码数字值域{1,0,-1}，-1用1上面加“-”表示。
代码如下:

module Fir02
(
input clk,
input [7:0] x,
output reg [15:0] y
);
reg [7:0] tap0,tap1,tap2,tap3,tap4,tap5,tap6,tap7,tap8,tap9,tap10;
reg [7:0] t0,t1,t2,t3,t4,t5;
reg [15:0] sum;
always @(posedge clk)
begin
t0<=tap5;
t1<=tap4+tap6;
t2<=tap3+tap7;
t3<=tap2+tap8;
t4<=tap1+tap9;
t5<=tap0+tap10;
sum<= (t1<<4)
+{t1[7],t1[7:1]}
+{t1[7],t1[7],t1[7:2]}
+{t1[7],t1[7],t1[7],t1[7:3]}
-(t2<<3)
-(t2<<2)
+t2
-{t2[7],t2[7],t2[7:2]}
+(t3<<2)
+t3
+{t3[7],t3[7],t3[7:2]}
+{t3[7],t3[7],t3[7],t3[7],t3[7:4]}
+{t3[7],t3[7],t3[7],t3[7],t3[7],t3[7:5]}
-t4
-{t4[7],t4[7:1]}
-{t4[7],t4[7],t4[7],t4[7:3]}
+{t5[7],t5[7:1]}
-{t5[7],t5[7],t5[7],t5[7],t5[7],t5[7:5]}
+(t0<<7)
-((t0<<2)<<2)
-(t0<<2)
+{t0[7],t0[7:1]}
+{t0[7],t0[7],t0[7:2]}
+{t0[7],t0[7],t0[7],t0[7],t0[7:4]};
tap10<=tap9;
tap9<=tap8;
tap8<=tap7;
tap7<=tap6;
tap6<=tap5;
tap5<=tap4;
tap4<=tap3;
tap3<=tap2;
tap2<=tap1;
tap1<=tap0;
tap0<=x;
y<={sum[15],sum[15],sum[15],sum[15],sum[15],sum[15],sum[15],sum[15:7]};
end
endmodule

复制代码

悲歌1990 · 2012-12-17 15:29:14

真心需要

等设施 · 2012-12-17 18:50:14

周明 · 2012-12-19 23:13:29

好东东

cyjjlf · 2013-6-13 21:07:14

谢谢大神。。。。。

飞子笑一二 · 2013-7-29 11:48:25

xuexi

qyl10241024 · 2013-8-18 02:10:07

调试的效果怎么样呢？

田建业 · 2013-8-18 08:40:53

学习！！！！！！！！！！！

贾鑫 · 2013-11-22 20:51:36

楼主无私！

贾鑫 · 2013-11-22 21:16:03

;=这个符号和<=这两个运算符有啥区别？求高手解答
我把那个代码编译了一下，不成功啊，楼主求解。

kufeng308 · 2014-3-15 10:48:09

感谢楼主的分享

churujianghu · 2014-4-12 08:26:38

学习学习，楼主有做过FPGA自适应滤波器的实现吗，求共享啊

yiyizheliu · 2014-4-17 17:53:04

好东西，谢谢分享

{:1:}{:1:}{:1:}

uestcxj · 2014-4-17 21:47:07

这代码怎么全是语法错误，楼主出来解释下

麦贵林 · 2014-4-19 10:57:48

好，顺便赚个积分

林之夕 · 2014-4-21 10:33:17

不错，可惜我没有学

秦起伟 · 2014-4-25 11:48:10

复制下来了，谢谢版主吧

YDQ · 2014-4-25 20:05:09

谢谢分享~

让软弱 · 2014-8-30 23:10:42

正在学习中，不知道什么时候能做个这个出来。

周健鹏 · 2014-9-1 10:49:22

不错不错不错不错

fanteixi · 2014-9-1 21:42:51

dddddddddddddddddddddddddddddddddddd

搜索历史

FPGA设计实例--基于FPGA的FIR滤波器

相关推荐

40 条评论

评论

精选推荐

热门帖

站长推荐 /6