完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
程序和仿真文件如下,为啥MODELSIM里没有波形,哪有问题呢?
module sck_test ( input clk, input nrst, input sck, output sck_riseedge, output sck_falLEDge ); reg sig_sck0; reg sig_sck1; assign sck_riseedge = ~sig_sck1 & sig_sck0; assign sck_falledge = ~sig_sck0 & sig_sck1; always@(posedge clk or negedge nrst) begin if (~nrst) begin sig_sck0 <= 0; sig_sck1 <= 0; end else begin sig_sck0 <= sck; sig_sck1 <= sig_sck0; end end endmodule //////////////////////// `timescale 1ns/1ns module sck_test_tb; reg clk; reg nrst; reg sck; wire sck_riseedge; wire sck_falledge; initial begin clk = 1'b0; nrst = 1'b1; sck = 0; #100 nrst = 0; repeat(8) begin #500 sck = 1; #500 sck = 0; end #1000; $stop; end always#10 clk = ~clk;//50Mhz sck_test dut ( .clk (clk), .nrst (nrst), .sck (sck), .sck_riseedge (sck_riseedge), .sck_falledge (sck_falledge) ); endmodule |
|
相关推荐
1 个讨论
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
842 浏览 0 评论
373 浏览 0 评论
1098 浏览 0 评论
387 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1025 浏览 0 评论
1455 浏览 36 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 12:54 , Processed in 0.516100 second(s), Total 61, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号