完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
随着电子电路集成度的提高，电路愈加复杂，要完成一个电路的测试所需要的人力和时间也变得非常巨大。为了节省测试时间，除了采用先进的测试方法外，另外一个方法就是提高设计本身的可测试性。其中，可测试性包括两个方面：一个是可控制性，即为了能够检测出目的故障（fault）或缺陷（defect），可否方便的施加测试向量；另外一个是可观测性，指的是对电路系统的测试结果是否容易被观测到。 在集成电路（Integrated Circuit，简称IC）进入超大规模集成电路时代，可测试性设计（Design for Test,简称DFT）是电路和芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。 超完善的DFT学习资料 
4
|
|
|
最近下载过的用户(136)
相关推荐
|
|
|
· 2022-12-2 15:10:02
|
|
|
|
|
|
|
|
|
· 2022-12-23 14:59:04
|
|
|
|
|
|
|
|
|
· 2024-1-27 23:55:27
|
|
|
|
|
|
|
|
|
· 2024-3-26 16:53:01
|
|
|
|
|
|
|
|
|
· 2024-4-8 00:06:44
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
【电路设计】+ 双口RAM芯片测试模块（MSP430F122+MAX491）
1923 浏览 0 评论
2766 浏览 0 评论
2706 浏览 0 评论
3087 浏览 0 评论
9952 浏览 5 评论
434浏览 1评论
3169浏览 0评论
2311浏览 0评论
2267浏览 0评论
同样都HBM,芯片级（component level）和系统级（system level）的差别在哪里？
780浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
57828
淘帖
1412
发表评论
赞
回复
