完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
ahdllib中opamp的veriloga代码中,cout是个什么东西?怎么看都看不明白。v(vref,cout),I(vref,cout)到底指的什么?cout 只是定义了一个 electrical,到底是个什么东西?输出电容吗?如果是的话怎么和vref联系起来呢?多谢,多谢! 备注:vref 为1/2*vdd 我是初学veriloga.能把该运放的小信号图给我画一下吗?这是一级运放吧?但是你看那个输出级的代码怎么感觉像是二级运放?如果是二级运放那个电容是米勒形式的吗? 在output stage中又一次出现了cout,这个与你所说的“Middle gain stage” 怎么联系起来? |
|
相关推荐
3个回答
|
|
电路的小信号模型如下:
其中cout基本上就是输出信号,只不过为了不使负载干扰gain和bandwidth,后面又加了一级0dB gain的buffer. buffer的输出叫vout。 另外,model中关于soft-limiting的部分没有画出来。 |
|
|
|
你需要画出这段代码的小信号电路图才能完全明白,cout是中间middle gain stage的输出电容的节点电压,vref在ac等效时是虚拟地,在dc时是控制输出共模电平的电压,你再好好画画模型的电路图吧。
|
|
|
|
Gut Gut. Gute Frage und Gute Antwort. SALUTE
|
|
|
|
只有小组成员才能发言,加入小组>>
789个成员聚集在这个小组
加入小组4995 浏览 0 评论
3776 浏览 0 评论
4712 浏览 0 评论
3742 浏览 0 评论
7480 浏览 0 评论
776浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-4 02:43 , Processed in 0.584199 second(s), Total 84, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号