完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
× IEEE标准体系的Verilog -
统一的硬件设计, 规范和验证 语言 赞助商 设计自动化标准委员会 的的 IEEE计算机协会 和 IEEE标准协会企业咨询集团 批准2009年11月11日 IEEE-SA标准委员会 摘要:本标准代表两个先前标准的合并:IEEE Std 1364™-2005 Verilog 硬件描述语言 ( hdl) 和 IEEE Std 1800-2005 SystemVerilog 统一的硬件设计、规范和验证语言。2005 SystemVerilog 标准定义了对 2005 Verilog 标准的扩展。这两个标准旨在用作一种语言。将基本 Verilog 语言和 SystemVerilog 扩展合并到一个单一的标准中,在一个文档中为用户提供有关语法和语义的所有信息。 关键词:断言、设计自动化、设计验证、硬件描述语言、HDL、HDVL、PLI、编程语言接口、SystemVerilog、Verilog、VPI IEEE 文档的更新 IEEE 标准的用户应该知道,这些文件可能会随时被新版本的发布所取代,或者可能会不时通过修订、勘误或勘误表进行修订。任何时间点的官方 IEEE 文档都包含该文档的当前版本以及当时有效的任何修订、更正或勘误表。为了确定给定的文档是否是当前版本以及它是否通过发布修订、勘误表或勘误表进行了修订,请访问 IEEE 标准协会网站http://ieeexplore.ieee.org/xpl/standards。 jsp,或通过前面列出的地址联系 IEEE。 有关 IEEE 标准协会或 IEEE 标准制定过程的更多信息,请访问 IEEE-SA 网站http://standards.ieee.org。 勘误 表(如果有),可通过以下 URL 访问此标准和所有其他标准的勘误表:http : //standards.ieee.org/reading/ieee/updates/errata/index.html。 鼓励用户定期检查此 URL 的勘误表。 解释 当前的解释可以通过以下 URL 访问:http : //standards.ieee.org/reading/ieee/interp/index.html .[/td][td]非常感谢[/td][td]谢谢! [/td][td]xiexie[/td][td]再次感谢![/td][td]非常感谢[/td][td]好的,谢谢。[/td][td]谢谢alt[ /td][td]你真好[/td][td]哇塞,这么新啊[/td](eetop) |
|
|
|
只有小组成员才能发言,加入小组>>
880 浏览 2 评论
12814 浏览 0 评论
4108 浏览 7 评论
2327 浏览 9 评论
2148 浏览 2 评论
447浏览 2评论
757浏览 2评论
880浏览 2评论
382浏览 1评论
607浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 01:10 , Processed in 0.732532 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号