[问答]

请教使用IP核的latency问题

3844

问答对人有帮助，内容完整，我也想知道答案 0 本人FPGA小白一枚，最近使用到FPGA的IP核遇到一个问题。比如说：某个IP，用于计算sin函数，使用了流水线机制，所有从输入到输出需要20个时钟周期的延时。另外，还有一个IP，从输入到输出需要1个时钟周期。最后，把两个的输出相加得到结果。因为两个IP从输入到输出的延迟并不是一致的，所以当第二个IP结果已经出来但是第一个IP还在运行过程中时，整个框图的输出是错误的，只有当20个时钟周期结束，输出才是正确的。我知道实际设计中肯定不是这么做的，我想到的处理方法是： 1.两个IP核都可以选择输出ready信号，所有可以等两个都ready之后才进行加法操作。 2.在第二个IP上加19个时钟的延时，这样两个IP的输出就同步了。我不知道更加常规或者规范的做法什么，我觉得这个问题应该是大家平时设计时候经常会遇到的问题，毕竟不可能什么操作都在一个时钟周期内做完。请各位大虾指点一二。 0
2021-6-19 11:06:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报巢旭相关推荐 • 求教一个ISE软件乘法器IP核的问题 4372 • 新手求助：Quartus的加法器IP核仿真无结果 7343 • 请教大家谁用过 Xilinx PCIe IP 核啊？ 2482 • vivado带ip核的工程封装 4105 • mig生成的DDR的IP核的问题 4070 • 请教一下关于asmi_parallel ip核的使用方法 3869 • Aletra IP核 3073 • ip核 3394 • 破解ip的方法 4160 • ip核使用问题 5284 1个回答

答案对人有帮助，有参考价值 0 流水线通常选择你描述的第一种方式，添加ready信号（或者类似的做法）；第二种方式打拍19个时钟周期，代码移植性不强，不推荐。至于ready信号的产生，看个人编码风格。如果你是调用的IP，通常情况下IP有对应的ready信号或者en信号。最佳答案

2021-6-19 11:06:08 3 评论举报卿小小_9e6 3 条评论巢旭 2021-6-19 22:29 我只是随便想了两种方式，所以还有其他的更好的方式吗？另外，所谓类似ready信号的做法是什么呢？赞回复举报卿小小_9e6 回复巢旭： 2021-6-20 10:51 en，ready，valid等。赞回复举报巢旭回复卿小小_9e6： 2021-6-21 10:02 你说的这种主要是名称的差异，我的意思是是否还有其他的方式，谢谢！赞回复举报