请问怎样理解3D ICs技术之变？

　　3D Ics（三维集成电路）在不同的应用上面表现出不同的优势。得益于其较短和较低的电容互联线，它可以在增强性能的同时降低其功率。例如我们将它应用到逻辑电路的栈储存上，就可以得出相对应的效果。这种电路可以给类似手机的移动应用提供一个较小的整体封装。当更多的小管芯被装配来替代SOC之后，采用这种电路还能提高产量。当电路的单独处理的性能和集成度没被强制执行，三维集成电路就也会允许模拟和数字IP去达到这个目标。出于对其应用目标的考虑，人们对其比较成本和可靠性的讨论莫衷一是。但在这个领域的发展过程中，还会有更大预期的提高。
　　在接下来的两三年，厂商将主要集中在利用硅互边导电物（Sis）的2.5D方法，这使基于目前方案的内存、传感器和混合信号设计的封装更紧凑、带宽更广和集成度更高。SIs有着简单和方便的热管理等优点。其需要的工具则有所增加：检验工具已经延伸到处理新设计规格、管芯内的排列。测试工具有新的性能，就是在堆栈和封包之后，利用设备去测试没有物理访问权限的芯片。现在已经研发出新的抽取模型去提供更精确的TSV建模，布线工具也有着一些额外的封装底层协议、布局和输出性能。
　　当我们开始讨论全3D这种利用TSV（硅穿孔）去将两个或多个不同的，并也已经过处理的带有有源电路区的管芯连接起来的方法的时候。我们希望第一个应用会是在逻辑电路上的内存和传感器，尤其是逻辑电路上的内存。广泛的I/O标准和通过TSV的驱动在电源管理方面有着非常吸引人的特性。基于设计的硅穿孔的工具的发展延伸也有很大的影响力，与内存BIST一起承担起对堆栈存储器的验证和修复这个重要作用。
　　尽管这经常被称为大规模的转变，但我们希望在中期那些同类型逻辑分区跨过多样芯片的应用不多。例外的情况是对那些垂直传送的信号会产生一个架构上的优势。其中一个得益在GPU。现实是这些架构将会驱动分配，也会允许利用当前小幅度增强的布局技术执行物理实现。
　　从长远看来，同类型逻辑管芯3D堆栈的充分利用，或许是为了应对晶体管扩展这个最终目标，这需要对设计流程进行广泛的转变。这包括了设计和仿真技术，这使TSV能够工作在有效电路区域，逻辑和物理设计工具集成在一起去达到管芯许可系统级别的最优化，同时这也会改进热量和功率输送、动力输送、封装设计和建模工具。