如何克服ACS测试系统和SMU的可靠性测试挑战？

　　引言
　　随着器件继续小型化，半导体器件可靠性测试以及器件寿命预测面临极大挑战。由于新材料和新工艺的复杂性增大，器件失效的随机性也在增加。这需要产生更大的统计样本测试数据。虽然传统的应力 -开关-测量可靠性测试技术能实现庞大数量的器件测试，但这种方法可能存在问题。使用TDDB，工程师需要监测软击穿和渐进 式击穿。采用NBTI，必须最小化器件弛豫并以极快的速度完成测量。在测试单个器件的层面上，某些问题还是可控的，但在实际时间段内顺序测试单个器件不能提供大量的统计样本数据。
　　此应用笔记讨论了如何克服ACS集成 测试系统和SMU（源-测量单元）-per-pin 配置条件下的可靠性测试挑战。使用吉时利2600系列源表和自动特性分析套件（ACS） 软件，可以针对越来越复杂的测试（例如 TDDB、NBTI和HCI）实现中等规模系统（20 ～40引脚）。由于ACS中含有全自动探测器控制和自动测试序列功能，因而可以实现高吞吐量测试。去除开关后，SMU-per-pin 配置在提供系统灵活性和易用性方面还起到了重要作用。此外，ACS提供了集成测试流环境、方便的点-击操作，而且包含常规可靠性测试，例如： • TDDB、Vramp、JRamp（JEDEC标准测试） • HCI（NBTI）、即时NBTI、NBTI快速SMU • EM、等温EM（JEDEC标准测试） 用户可以利用标准库的模块作为模板， 用ACS快速开发自用测试。图2示出了用ACS 进行TDDB测试的例子。
　　
　　图2. 在ACS图形用户界面进行TDDB测试设置的例子
　　SMU-Per-Pin WLR测试
　　SMU-per-pin的理念非常简单——从系统架构中去掉开关矩阵并用独立SMU代替漏 掉的引脚连接。用创新的TSP-LinkTM 将几台2600系列仪器连起来像一台仪器那样作。为了更好地理解SMU-per-pin架构的优点，请考虑下面两种情况。 • 测试共用引脚结构 • 同时测试几个器件的可靠性
　　共用衬垫/引脚测试结构
　　考虑图3的共用引脚器件。4个MOSFET 共用栅极和衬底引脚连接，而且每个MOSFET 的漏极和源极引脚单独连接。共用SMU配置 可以使用4台SMU和一个开关矩阵顺序测试器件。将结构划分为几个较小的设备后，测试时间因开关而延长了。此外，劣化恢复出现在大多数可靠性测试的开关过程中，从而使测量的劣化和接下来的寿命预测出现变化。在此情况下的共用SMU架构存在另一个缺点。在测量一个器件时，剩余器件受栅极电压变化的影响。这会给栅极应力带来不应有的变化。SMU-per-pin架构具有消除开关延时、实现并行测试的显著优点，这无需驱动每个结构的栅极。
　　
　　图3. 共用引脚器件的原理图。