发 帖  
原厂入驻New
[问答]

请问怎样为ADC选择合适的变压器耦合前端?

86 adc 变压器 耦合
分享
ADC采用变压器合前端设计时应注意哪些问题?
0
2021-4-22 06:22:37   评论 分享淘帖 邀请回答

相关问题

1个回答
  采用高输入频率(IF)的高速模拟-数字变换器(ADC)的系统,其设计一直被证明是一项具有挑战性的任务。而变压器的采用则使得这一任务变得更为困难,因为变压器存在固有的非线性,这些非线性特性会造成性能难以达到标准。本文就高速分级比较(sub-ranging)ADC采用变压器耦合前端设计时应该注意的问题进行了分类说明。
  设计参数
  在设计前端时有若干重要的参数需要予以考虑。
  输入阻抗 是设计的特性阻抗。在大多数情况下它的量值为50?,但是某些设计也会要求采用其他阻抗值。变压器本质上是跨阻抗器件,因为在有必要时,它们也可以实现特性阻抗不同的电路间的耦合,从而让总的系统负载得到充分的平衡。
  带宽是指系统所使用的频率的范围。这宽度可窄可宽,分布在基带上(第一Nyquist 频率),或者覆盖多个Nyquist区。
  输入驱动电平 是带宽参数的函数,设定了特定应用所需要的系统增益。驱动电平在很大程度上取决于所采用的前端元件,如滤波器和变压器,这方面的要求有可能使该参数成为最难达到的参数之一。
  电 压驻波比(VSWR) 则量度所关心的带宽上被反射到负载中的功率大小。该参数设定了用于实现ADC的满度输入时所需要的输入驱动电平。
  通带平坦度 是在规定的带宽内性能发生波动的大小。这可能是由于纹波的影响或者一个简单的低通滤波器的很缓慢的滚降特性所造成的。通带平坦度往往小于或者等于1dB,对于总系统的设定来说很关键。
  信噪比(SNR)是变换器所看到的信号与其自身噪声间的相对关系。在前端中,SNR可能会由于带宽、信号品质(抖动)和增益方面的原因而变差。请注意,当信号被放大时,噪声分量也会同时被放大。
  无寄生动态范围(Spurious Free Dynamic Range,SFDR) 是满量度rms值与峰值寄生频谱分量的rms值之比。这主要是前端的两个特性所造成的,第一种特性是变压器的线性度,或者平衡品质,后者与二次谐波失真有关;第二种特性是增益和输入间的匹配关系。随着所需要的增益量的提升,匹配变得越来越困难,而非线性的变压器的寄生分量(通常可被视为一种3次谐波)却会上升。
  变压器参数
  变压器可以被简单地视为一种带通滤波器。
  插入损耗 ,表示变压器在特定的频率上的损耗量,是一个变压器的数据表中最为常见的量度指标参数,但它不应该成为设计中唯一考虑的指标。
  回波损耗 是指变压器的次级端接时其原级一侧所看到的变压器。例如,理想的1:2阻抗变换器在次级端接有100?阻抗时,在原级所反映出来的阻抗为50?。不过,这并不总是成立,因为原边所反映出的阻抗将随着频率的变化而变化。随着阻抗比的增加,回波损耗也会发生相应的变化。
  幅相不平衡性 是考察变压器的一个关键性能特性。设计需要采用100MHz以上的IF频率时,这两个规范可让设计者了解可能遇上多大的非线性。随着频率增加,变压器的非线性也在增加。相位的非平衡往往是主要的不平衡性,相应会带来偶数阶次的失真,或者二次谐波的增加。
  ADC参数
  ADC可以分为两种类型:带有缓冲的和不带缓冲的。无缓冲ADC的功耗往往要远大于缓冲ADC,但是缓冲ADC更容易驱动。
  开关电容ADC是一种无缓冲的ADC的一个具体例子。前端设计则直接与ADC内部的采样-保持电路(SAH)网络相连接。这就带来了两个问题:一是ADC的输入阻抗会随着时间和模式不同而发生变化;第二种则是电荷注入,它会反映到ADC的模拟输入上,这会带来滤波器稳态建立(filter settling)方面的问题。
  带 有缓冲的ADC的理解和使用最为方便。通过采用能够抑制电荷注入带来的尖峰的隔离缓冲器,可以显著降低开关的瞬态。与开关电容ADC中的情形不同,输入的端接特性在整个规定的ADC带宽上不会随着模拟输入频率的不同而发生变化,恰当的驱动电路的选择将变得更为方便。带缓冲的输入级的不利之处,就在于会使得ADC消耗更多的功率。
  设计示例
  基带和IF应用的设计实例,分别如图1和2所示。
  
  
  在基带应用中,ADC的输入阻抗一般都很高,因此输入的匹配的重要性较低,而且也更容易实现。往往一、两个小量值的、用于衰减电荷注入效应的串联电阻外加简单的差分输入电容就够用了。这样一来,就只需要一个简单的滤波器,来衰减宽带噪声,以获得最优的性能。
  高 频应用则需要设计者作多一些思考。要优化输入的匹配,就需要通过前端跟踪模式阻抗的匹配来让输入的阻抗尽可能呈阻性。使用串连或并联的电感或铁氧体磁珠(在图中示出的是前者),可消除“电容”项。
  总之,对输入进行匹配可以给出良好的带宽、增益平坦度(功率驱动的变化更小)和更为出色的性能。
  带缓冲的ADC的基带应用同样使用一个简单的网络,类似于开关电容ADC的配置。请注意,应对副边进行端接来将其与原边的输入相匹配。
  在图2中,针对高IF应用使用了双balun(平衡/非平衡转换)。这就使得输入在高达300MHz的范围内能得到很好的保持平衡,让二阶失真始终最小化。
  小结
  设计中必须考虑多种参数,以实现最佳性能。变压器千差万别。设计者若能理解特定的变压器性能参数,并向制造商咨询没有给出的参数,就能够更好预测出其设计的特性。高IF设计对于变压器的相位非平衡性很敏感,因此这些设计可能需要两个变压器或者balun。
  了解所采用的ADC是缓冲型还是非缓冲型也很重要。不带缓冲的 ADC的输入阻抗随时间而变化,在高IF情况下,相应的设计也更为困难。为了优化设计,输入应该实现跟踪匹配。使用磁珠或低Q的电感来消除开关电容ADC的输入电容分量。这可以最大限度地提高输入带宽,实现更优化的输入匹配,并维持SFDR性能。缓冲的ADC的设计较为方便,即使在高IF下也是如此,但它们的功耗更大。无论使用何种ADC类型,基 带应用的设计工作最简单。
2021-4-22 10:57:54 评论

举报

只有小组成员才能发言,加入小组>>

257个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /4 下一条

快速回复 返回顶部 返回列表