请问怎样去设计一种新型电压基准电路？

　　电压基准是混合信号电路设计中一个非常重要的组成单元，它广泛应用于振荡器、锁相环、稳压器、ADC，DAC等电路中。产生基准的目的是建立一个与工艺和电源电压无关、不随温度变化的直流电压。目前最常见的实现方式是带隙（Bandgap）电压基准，它是利用一个正温度系数电压与一个负温度系数电压加权求和来获得零温度系数的基准电压。但是，在这种设计中，由于正温度系数的电压一般都是通过晶体管的be结压差得到的，负温度系数电压则直接利用晶体管的be 结电压。由于晶体管固有的温度特性使其具有以下局限性：
　　（1）CMOS工艺中对寄生晶体管的参数描述不十分明确；
　　（2）寄生晶体管基极接地的接法使其只能输出固定的电压；
　　（3）在整个温度区间内，由于Vbe和温度的非线性关系，当需要输出精确的基准电压时要进行相应的曲率补偿。
　　为了解决这些问题，提出一种基于CMOS阈值电压的基准设计方案。它巧妙利用PMOS和NMOS阈值电压的温度特性，合成产生与温度无关的电压基准，整个电路不使用双极晶体管，克服了非线性的温度因子，并能产生任意大小的基准电压值。
　　1 传统带隙电压基准电路
　　图1为典型带隙基准的原理示意图。
　　
　　假设R1=R2，根据运算放大器两输入端电压相等的原则，可以得到Va=Vb，又Vbe1-Vbe2=VTlnn，因此输出电压为：
　　
　　Vbe在室温下的温度系数约为-2．0 mV／K，而热电压、VT在室温下的温度系数约为0．085 mV／K。合理设置R2，R3和n的值，可以得到零温度系数的基准电压。
　　但是，由于前述有关晶体管温度特性的缺陷，使得实际设计中会存在很多困难。鉴于此，将对传统带隙基准进行改进，基于MOS阈值电压设计一款零温度系数的基准电路。
　　2 新型电压基准电路
　　2．1 MOS器件的温度特性
　　对长沟道MOS器件而言，其工作区域可划分为饱和区和线性区。
　　饱和区的工作电流为：
　　
　　式中：COX为单位面积的栅电容；pN为电子的迁移率；W，L为栅的宽和长；VTN为NMOS的阈值电压。在式（3）和式（4）中，有两项与温度相关的参数：阈值电压VTN以及迁移率μN。
　　阈值电压与温度关系式为：
　　
　　式中：VT（TNOM）是标称温度下的阈值电压；KT1是阈值电压的温度系数；KT1l是阈值电压的沟道调制系数；KT2是阈值电压的衬偏系数。从该式可以看出，阈值电压和温度呈线性关系。
　　相反，迁移率卢N与温度呈非线性的函数关系，表达式为：
　　
　　式中：μN（TNOM）为标称温度下的迁移率；UTE为μN的温度系数，典型值一般在-2．0～-1．5之间。由于迁移率弘N是温度的非线性函数，所以很难利用MOS特性产生精确的基准电压。一种方法是利用晶体管产生PTAT电压进行补偿。但是，PTAT电压恒定的温度系数使得基准电压只能在一个固定的温度点上产生零温度系数的基准电压。因此，在该设计中，为了克服迁移率非线性的影响，通过两个分别与PMOS和NMOS阈值电压成正比的电压相减而进行抵消。
　　2．2 设计原理
　　图2为该基准电路的设计原理图。
　　
　　如图2所示，首先产生两路分别与PMOS和NMOS阈值电压成正比的电压VP和VN，通过设置合理的系数K1，K2，使得两者的温度系数相抵消，从而得到低温度系数或零温度系数的基准电压。产生的基准电压表达式如式（7）所示：
　　
　　并且该电压值可以根据要求进行设置。
　　图3为该设计原理的模块示意图。模块1为电压VP的产生电路；模块2为电压VN的产生电路；VP与VN再通过模块3所示的减法器电路进行相减，使得两者的温度系数相抵消，从而得到零温度系数的基准电压Vref。
　　
　　2．3 基于PMOS阈值电压产生VP电路设计
　　如图3中模块1所示，VP是由PMOS管MP1，MP2产生的一个随温度变化的线性电压。运放A1使MP2的漏极电压等于Va，通过适当调整R1和R2阻值，使得MP1工作在饱和区，MP2工作在线性区。电路中MP1与MP2形成正反馈，而R1与R2形成负反馈，且负反馈的作用大于正反馈。可以看出，在产生线性电压VP的过程中，当VP为0时，流过MP1，MP2电流为0，即存在一个零点。所以增加MOS管MP3作为启动管，通过给MP3的源端提供一个启动电压VST1来使其脱离零点，进入正常工作。当VP=0 V时，MP3导通，并向MP1灌人电流，使得MP1的源极电压升高，从而运放A1开始工作。当正常工作后，MP3关断，降低功耗。由于启动电压VST1并没有精确的要求，所以可以直接从输入电压分压得到。
　　从图3中模块1中分析可以得到，经过MP1，MP2的电流分别为：
　　
　　从结果可以看到，迁移率μn对电压Vp的影响已经被消除；Vp是Vtp的线性函数，并且VP／VTP仅由MP1，MP2的宽长比和R1，R2的阻值决定。根据式（5）中VT和温度之间的线性关系可得，VP也是随温度线性变化的电压值。图4所示的是HSpice的仿真波形，从图中可以看出，当温度从-40℃ 变化到125℃时，VP随温度线形变化。
　　
　　2．4 基于NMOS阈值电压产生VN电路设计
　　如图3中模块2所示，VN是由MN1，MN2产生的一个随温度变化的线性电压。与VP产生电路不同的是，通过合理设置R3，R4的值，使得MN1与MN2都工作在饱和区。MP4为启动管，它使得电路尽快摆脱零点进入正常工作，然后自行关闭。经过MN1和MN2的电流分别为：
　　
　　式中：VTN为MN2的阈值电压；VTNo为V***=0的阈值电压。
　　同样暂时假设运放A2不存在失调，则：
　　
　　由式（17）可知，VN仅为阈值电压的函数，并且，忽略体效应对VN的影响，VN仍然可以看作是温度的线形函数。图5所示的是HSpice的仿真验证波形，同样，从图中可以看到，当温度从-40℃变化到125℃时，VN亦随温度线形变化。
　　
　　2．5 减法器电路设计
　　从式（12）、式（17）可以看出，VP与VN均为负温度系数，所以可以通过VP与VN相减得到一个近似零温度系数的基准电压。减法器的电路设计如图3中模块3所示。从图中可以得到，减法器的传输函数为：
　　
　　通过合理设置（1+R5／R6+R5／R7）可以抵消VP与VN的温度系数，而R7／R5可以用来设置设计者需要的基准电压值。可见，通过这种方式设计的基准电压不一定是一个固定的1.25 V电压，而是可以通过调整R7和R5的阻值来达到设计者需要的基准电压。
　　2．6 运放设计
　　为了提高基准电路的特性，设计电路中的运放A1，A2，A3均采用折叠式的共源共栅结构，具有很高的电压增益与宽的线性区间，保证了较高的基准精度与较大的调整空间，电路结构如图6所示。在输出端采用一个：PMOS源跟随器M14以提高运放的输出摆幅。经HSpice仿真验证，该运放开环增益105 dB，CMRR和PSRR均在150 dB以上，保证了较好的电源特性和共模特性，仿真波形如图7所示。
　　
　　
　　由于工艺及实际生产中存在偏差，运放通常会受到输入“失调”的影响。假设失调电压为Vos，以A1为例，原来的式（10）与式（12）变为：
　　
　　因为VOS1《VTP，所以含有VOS1的多项式的值也很小，其对于VP的影响也小。同理对A2，A3，式（17），式（18）变为：
　　
　　同样，由于VOS2《VTN，VOS3《VP，所以A2，A3的失调电压对于VN和Vref的影响也很小，并且，其对于Vref的作用还可以通过R7／R5来补偿。
　　3 电路设计
　　基于上面分析，该电路基于某公司0.5 μm工艺设计，表1所示的是图3中部分器件的设计参数。
　　
　　为了减小运放的失调电压，MP1，MP2对和MN1，MN2对均采用相同的宽度以确保较好的匹配性。另外，由式（11）、式（16）分析可以看出，阈值电压也需要一定的匹配，因此设计中使用一些大尺寸的器件，并在版图中将它们放置在相邻的位置，以消除失调。
　　4 结 语
　　依据CMOS阈值电压和温度的线性关系，利用阈值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压VP和VN，通过将其相减，抵消温度系数，从而得到任意大小的基准电压值。设计电路中不涉及双极晶体管，从而避免了其带来的温度影响。电路基于某公司O．5 μm CMOS工艺设计，利用HSpice进行仿真验证，各项指标均已达到设计要求，并已成功应用于一款高精度的ADC电路中，且实际测试结果与设计值吻合，验证了该方案的正确性与可行性。目前正在将其应用于锁相环等电路中，使该基准电路得到更广泛的应用。